隨著我國加入WTO，我國逐漸成為世界縫制設備生產和銷售中心。在縫制設備行業(yè)占據極其重要地位的繡花機行業(yè)也因此而得到迅速發(fā)展，我國繡花機產量已占據全球繡花機產量的70％。但是，我國的繡花機行業(yè)在發(fā)展的過程中仍存在和面臨著很多問題。一方面是產品結構和產品質量，我國的繡花機主要以中低檔為主，在噪聲、刺繡質量、效率、產品壽命以及維護性等方面與國外先進機型存在較大差距；另一方面是技術實力和創(chuàng)新能力，作為繡花機全部技術核心的控制器，國內能開發(fā)的公司屈指可數，缺乏有效的競爭，且技術實力和創(chuàng)新能力無法與國際企業(yè)相抗衡。 針對上述情況，本文分析了繡花機的工作原理和當前主流繡花機的控制方式及特點，在研究室已完成的中低速平繡型工業(yè)繡花機課題的基礎上，設計了一種基于硬實時嵌入式操作系統(tǒng)WinCE5.0，以32位RISC架構ARM9處理器S3C2440A為主控芯片，以MAXII系列CPLDEPM1270為接口芯片的高速繡花機控制器。整個繡花機以高速，高質量為目標，以伺服電機作為主軸驅動，步進電機作為X/Y軸驅動，帶USB接口和Ethernet接口，預留特種繡接口，帶高分辨率彩色觸摸屏，功能豐富，操作方便。 本文分7章，第一章闡述了課題背景，繡花機發(fā)展現(xiàn)狀和關鍵技術；第二章從原理出發(fā)完成了需求分析，硬件和操作系統(tǒng)選型和項目規(guī)劃；第三章完成了總體硬件系統(tǒng)設計并重點介紹了驅動系統(tǒng)，CPLD單元，主控制板的設計和各種資源的分配；第四章在分析WinCE及其項目開發(fā)流程和環(huán)境構建的基礎上，完成了軟件的總體框架設計并介紹了相關設計要點。第五章主要是驅動程序和運動控制模塊并以步進電機驅動的開發(fā)為例介紹了流驅動的開發(fā)過程和相關的技術要點。第六章設計了一種自主的內部花樣格式并完成了相應的測試。最后一章是對本課題的總結和展望。 本文不僅從項目研究與開發(fā)和軟件工程的高度詳細探討了基丁ARM和WinCE5.0的繡花機控制器的整個開發(fā)過程，也具體的從硬件設計，資源配置，軟件編寫，驅動開發(fā)，運動控制和花樣處理等多個方面進行了深入的分析和研究。本課題的工作對于高速高檔繡花機的開發(fā)具有很好的參考價值和實踐意義，對于提升國內繡花機行業(yè)在高端市場與國外企業(yè)的競爭力，提升民族品牌價值，改變國內繡花機控制器被少數公司所壟斷，增加良性有效競爭有積極影響。
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
·目 錄第一篇 良弓之子，必學為箕(框架) ~禮記.學記~第 1 章 認識應用框架, 141.1 何謂應用框架1.2 框架的起源1.3 框架的分層1.4 框架的「無用之用」效果1.5 框架與OS 之關係：常見的迷思第 2 章 應用框架魅力的泉源：反向溝通, 312.1 前言2.2 認識反向溝通2.3 主
上傳時間： 2013-05-23
上傳用戶：181992417
MMA7455加速度傳感器例程，基于C51單片機，測試X\Y\Z軸數值。
上傳時間： 2013-05-21
上傳用戶：LIKE
智能SD卡座規(guī)範，智能SD卡又名SIMT卡、NFC TF卡、NFC Micro SD卡，可應用于近場通訊，移動支付領域，目前由銀聯(lián)主導推行
標簽： SD卡
上傳時間： 2013-07-17
上傳用戶：515414293
51單片機PS2鼠標控制源代碼，接收鼠標數據緩沖區(qū),分別存放:功能信息字節(jié),x位移量,y位移量，允許全局中斷，允許定時器/計數器0溢出中斷。
上傳時間： 2013-04-24
上傳用戶：glitter
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態(tài) x——將浮動圖件左右翻轉 y——將浮動圖件上下翻轉 space——將浮動圖件旋轉90度 crtl+ins——將選取圖件復制到編輯區(qū)里 shift+ins——將剪貼板里的圖件貼到編輯區(qū)里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復前一次的操作 ctrl+backspace——取消前一次的恢復 crtl+g——跳轉到指定的位置 crtl+f——尋找指定的文字
上傳時間： 2013-12-29
上傳用戶：13033095779
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2013-11-01
上傳用戶：ccccccc
PCB Layout Rule Rev1.70, 規(guī)範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規(guī)範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間： 2013-10-28
上傳用戶：zhtzht
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現(xiàn)的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2014-01-20
上傳用戶：蒼山觀海
