頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術中的佼佼者。隨著數(shù)字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設計靈活、速度快，在數(shù)字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結(jié)構特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構、優(yōu)化方法等。重點介紹DDS技術在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺是視覺系統(tǒng)開發(fā)的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統(tǒng)設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標準化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標準。JPEG的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡程序中。 動態(tài)圖像的JPEG編解碼處理要求圖像恢復質(zhì)量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務器端和圖像解碼客戶端組成。其中，服務器端實時采集攝像頭傳送的動態(tài)圖像，進行JPEG編碼，通過網(wǎng)絡傳送碼流到客戶端；客戶端接收碼流，經(jīng)過JPEG解碼，恢復出原始圖像送VGA顯示。設計結(jié)果完全達到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺，介紹FPGA的結(jié)構特點以及它的設計流程和指導原則；然后從JPEG圖像壓縮技術發(fā)展的歷程出發(fā)，分析JPEG標準實現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對FPGA在算法實現(xiàn)上的特點，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設計了基于改進的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進行優(yōu)化的霍夫曼查找表結(jié)構，并且從系統(tǒng)整體上對JPEG編解碼進行簡化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡傳輸轉(zhuǎn)變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現(xiàn)整個JPEG實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的JPEG算法，具有造價低功耗低，性能穩(wěn)定，圖像恢復后質(zhì)量高等優(yōu)點，適用于精度要求高且需要對圖像進行逐幀處理的遠程微小目標識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)JPEG編解碼，進一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在，深入了解進行此類硬件模塊設計的技術特點，是本課題的重要學術意義所在。
上傳時間： 2013-04-24
上傳用戶：shangdafreya
基于FPGA的靜止圖像壓縮系統(tǒng)的研究-JPEG編碼器的設計電力電子與電力傳動數(shù)字圖像在人們生活中的應用越來越廣泛，由于原始圖像數(shù)據(jù)量比較大，因此數(shù)字圖像壓縮技術逐漸成為圖像應用的一個核心環(huán)節(jié)。在數(shù)字圖像壓縮領域，國際標準化組織于1992年推出的JPEG標準應用最為廣泛。 本文基于FPGA設計了JPEG圖像壓縮系統(tǒng)，通過改進算法，優(yōu)化結(jié)構，在合理的利用硬件資源的條件下，有效的挖掘出算法內(nèi)部的并行性。改進了DCT變換算法，設計了并行查找表結(jié)構的乘法器，采用了流水線優(yōu)化算法來解決時間并行性問題，提高了DCT模塊的運算速度。依據(jù)Huffman編碼表的規(guī)律性，采用并行查找表結(jié)構，用較少的存儲單元完成了Huffman編碼運算，同時提高了編碼速度。整個設計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結(jié)果表明，本文提出的算法在速度和資源利用方面均達到了較好的狀態(tài)，可滿足實時JPEG圖像壓縮的要求。 設計了一個硬件開發(fā)平臺，對JPEG圖像壓縮系統(tǒng)進行了驗證。硬件平臺上使用ADV7181B來實現(xiàn)AD轉(zhuǎn)換；使用TI公司TMS320C6416型DSP芯片實現(xiàn)了系統(tǒng)配置以及通過PCI接口與上位機PC的實現(xiàn)數(shù)據(jù)交換；使用Microsoft VC++6．0開發(fā)平臺開發(fā)了系統(tǒng)控制軟件平臺，實現(xiàn)對整個壓縮系統(tǒng)的控制。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：GHF
熱穩(wěn)定性好,工作電壓動態(tài)范圍寬,成本低的多用戶功率因數(shù)表,可在相同電壓下測量 16個支路的功率因數(shù), 并可隨時動態(tài)升級單片機的數(shù)據(jù)處理程序。本文介紹了這樣的多用戶功率因數(shù)表的設計方案。
上傳時間： 2013-06-13
上傳用戶：a6697238
隨著電子技術和計算機技術的飛速發(fā)展，視頻圖像處理技術近年來得到極大的重視和長足的發(fā)展，其應用范圍主要包括數(shù)字廣播、消費類電子、視頻監(jiān)控、醫(yī)學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標準，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進行程序測試與運行，并分析仿真結(jié)果，驗證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當?shù)乃阕樱捎霉ぞ進ATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點是采用新的開發(fā)環(huán)境System Generator for DSP實現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發(fā)展的必然趨勢。
標簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：lingzhichao
隨著城市居民住房的發(fā)展，樓房用表需求量不斷增大，傳統(tǒng)的把多個電能表掛在一起的計量方式越來越顯出它的弊端；即體積大，成本高，工程造價高，不利于新型住房的集中用電管理。多用戶、多功能智能電表不僅能很好地解決上述問題，還能實現(xiàn)很多智能化的功能。 多用戶多功能智能電能表可同時計量48戶居民的用電量。該電能表采用2塊LPC2294控制，以完成數(shù)據(jù)的通信和采集；采用2塊ARM，以減輕CUP的負擔，提高系統(tǒng)的多功能化和智能化。相對于單用戶電表，多用戶電表有多達32路以上通道，采用同一系統(tǒng)進行分時處理，該系統(tǒng)采用12位A／D轉(zhuǎn)換芯片AD8364，能保證數(shù)據(jù)采集的精度和速度。上位機還能實現(xiàn)與銀聯(lián)系統(tǒng)聯(lián)網(wǎng)，可遠程控制用戶的用電。多用戶、多功能電能表在靈活性、多功能化、智能化、精度等方面都有優(yōu)勢。
上傳時間： 2013-04-24
上傳用戶：葉山豪
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數(shù)據(jù)的吞吐量大，對實時系統(tǒng)來說轉(zhuǎn)換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當前的FPGA芯片已經(jīng)能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實現(xiàn)方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數(shù)空間到紋理地址的計算中用定點數(shù)來實現(xiàn)。詳細內(nèi)容請閱讀第四章。 3、實現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結(jié)果。詳細內(nèi)容請閱讀第五章4、實現(xiàn)了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優(yōu)化；除法器為基于改進型泰勒級數(shù)展開的查找表結(jié)構實現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
計算機圖形學中真實感成像包括兩部分內(nèi)容：物體的精確圖形表示；場景中光照效果的適當?shù)拿枋觥９庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對物體進行投影，然后再可見面上產(chǎn)生自然光照效果，可以實現(xiàn)場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現(xiàn)實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術的發(fā)展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現(xiàn)成為可能。利用泰勒級數(shù)近似的Fast Phong明暗處理算法適合硬件實現(xiàn)。此算法需要存儲大量數(shù)據(jù)的ROM。這增加了實現(xiàn)的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結(jié)果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構及其開發(fā)流程的基礎上，結(jié)合Xilinx公司提供的FPGA開發(fā)工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設計與實現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優(yōu)化的查找表結(jié)構。通過在FPGA上對本文所提結(jié)構進行驗證。結(jié)果表明，本方案在提高速度、精度的同時將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
本文介紹了用紅外線實現(xiàn)上位單片機和多個單片機間的無線串行通信的新方法，并基于該方法設計實現(xiàn)了新型無線抄表系統(tǒng)，給出了硬件線路圖、通信協(xié)議和程序流程圖及用MCS51 匯編語言編寫的部分串行通信程序。
標簽： 單片機 紅外無線 抄表系統(tǒng) 通信
上傳時間： 2013-04-24
上傳用戶：wanqunsheng
