亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

燈具認(rèn)(rèn)證

  • FPGA介紹資料

    FPGA是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展\\r\\n前途的一項(xiàng)技術(shù),它的影響絲毫不亞于\\r\\n70年代單片機(jī)的發(fā)明和使用

    標(biāo)簽: FPGA

    上傳時(shí)間: 2013-08-19

    上傳用戶:skhlm

  • 基于計(jì)算機(jī)總線方式利用CPLD進(jìn)行加密

    基于計(jì)算機(jī)總線方式的,利用CPLD進(jìn)行加密,具參考價(jià)值

    標(biāo)簽: CPLD 計(jì)算機(jī)總線 方式 加密

    上傳時(shí)間: 2013-09-01

    上傳用戶:dgann

  • Allegro印制電路板設(shè)計(jì)610

    Cadence Allegro印制電路板設(shè)計(jì)610,作為Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)的一個(gè)600系列產(chǎn)品,是一個(gè)完整的、高性能印制電路板設(shè)計(jì)套件。通過(guò)頂尖的技術(shù),它為創(chuàng)建和編輯復(fù)雜、多層、高速、高密度的印制電路板設(shè)計(jì)提供了一個(gè)交互式、約束驅(qū)動(dòng)的設(shè)計(jì)環(huán)境。它允許用戶在設(shè)計(jì)過(guò)程的任意階段定義、管理和驗(yàn)證關(guān)鍵的高速信號(hào),并能抓住今天最具挑戰(zhàn)性的設(shè)計(jì)問(wèn)題。Allegro印制電路板設(shè)計(jì)610提高了設(shè)計(jì)效率和縮短設(shè)計(jì)周期,讓你的產(chǎn)品盡快進(jìn)入量產(chǎn)。

    標(biāo)簽: Allegro 610 印制 電路板設(shè)計(jì)

    上傳時(shí)間: 2013-10-31

    上傳用戶:牧羊人8920

  • 如何計(jì)算具有狹窄氣隙的圓形轉(zhuǎn)子電機(jī)中的繞組感應(yīng)

    本文的目的在于,介紹如何計(jì)算具有狹窄氣隙的圓形轉(zhuǎn)子電機(jī)中的繞組感應(yīng)。我們僅處理理想化的氣隙磁場(chǎng),不考慮槽、外部周邊或傾斜電抗。但我們將考察繞組磁動(dòng)勢(shì)(MMF)的空間諧頻。 在圖1中,給出了12槽定子的軸截面示意圖。實(shí)際上,所顯示的是薄鋼片的形狀,或用于構(gòu)成磁路的層片。鐵芯由薄片構(gòu)成,以控制渦流電流損耗。厚度將根據(jù)工作頻率而變,在60Hz的電機(jī)中(大體積電機(jī),工業(yè)用)層片的厚度典型為.014”(.355毫米)。它們堆疊在一起,以構(gòu)成具有恰當(dāng)長(zhǎng)度的磁路。繞組位于該結(jié)構(gòu)的槽內(nèi)。 在圖1中,給出了帶有齒結(jié)構(gòu)的梯形槽,在大部分長(zhǎng)度方向上具有近乎均勻的截面,靠近氣隙處較寬。齒端與相對(duì)狹窄的槽凹陷區(qū)域結(jié)合在一起,通過(guò)改善氣隙場(chǎng)的均勻性、增加氣隙磁導(dǎo)、將繞組保持在槽中,有助于控制很多電機(jī)轉(zhuǎn)子中的寄生損耗。請(qǐng)注意,對(duì)于具有名為“形式纏繞”線圈的大型電機(jī),它具有直邊矩形槽,以及非均勻截面齒。下面的介紹針對(duì)兩類電機(jī)。

    標(biāo)簽: 如何計(jì)算 轉(zhuǎn)子 電機(jī) 繞組

    上傳時(shí)間: 2013-10-13

    上傳用戶:我干你啊

  • 放大器及數(shù)據(jù)轉(zhuǎn)換器選擇指南

    德州儀器(TI)通過(guò)多種不同的處理工藝提供了寬范圍的運(yùn)算放大器產(chǎn)品,其類型包括了高精度、微功耗、低電壓、高電壓、高速以及軌至軌。TI還開(kāi)發(fā)了業(yè)界最大的低功耗及低電壓運(yùn)算放大器產(chǎn)品選集,其設(shè)計(jì)特性可滿足寬范圍的多種應(yīng)用。為使您的選擇流程更為輕松,我們提供了一個(gè)交互式的在線運(yùn)算放大器參數(shù)搜索引擎——amplifier.ti.com/search,可供您鏈接至各種不同規(guī)格的運(yùn)算放大器。設(shè)計(jì)考慮因素為某項(xiàng)應(yīng)用選擇最佳的運(yùn)算放大器所要考慮的因素涉及到多個(gè)相關(guān)聯(lián)的需求。為此,設(shè)計(jì)人員必須經(jīng)常權(quán)衡彼此矛盾的尺寸、成本、性能等指標(biāo)因素。即使是資歷最老的工程師也可能會(huì)為此而苦惱,但您大可不必如此。緊記以下的幾點(diǎn),您將會(huì)發(fā)現(xiàn)選擇范圍將很快的縮小至可掌控的少數(shù)幾個(gè)。電源電壓(VS)——選擇表中包括了低電壓(最小值低于2.7V)及寬電壓范圍(最小值高于5V)的部分。其余運(yùn)放的選擇類型(例如精密),可通過(guò)快速查驗(yàn)供電范圍欄來(lái)適當(dāng)選擇。當(dāng)采用單電源供電時(shí),應(yīng)用可能需要具有軌至軌(rail-to-rail)性能,并考慮精度相關(guān)的參數(shù)。精度——主要與輸入偏移電壓(VOS)相關(guān),并分別考慮隨溫度漂移、電源抑制比(PSRR)以及共模抑制比(CMRR)的變化。精密(precision)一般用于描述具有低輸入偏置電壓及低輸入偏置電壓溫度漂移的運(yùn)算放大器。微小信號(hào)需要高精度的運(yùn)算放大器,例如熱電偶及其它低電平的傳感器。高增益或多級(jí)電路則有可能需求低偏置電壓。

    標(biāo)簽: 放大器 數(shù)據(jù)轉(zhuǎn)換器 選擇指南

    上傳時(shí)間: 2013-11-25

    上傳用戶:1966649934

  • 高速ADC模擬輸入接口考慮

    采用高輸入頻率、高速模數(shù)轉(zhuǎn)換器(ADC)的系統(tǒng)設(shè)計(jì)是一項(xiàng)具挑戰(zhàn)性的任務(wù)。ADC輸入接口設(shè)計(jì)有6個(gè)主要條件:輸入阻抗、輸入驅(qū)動(dòng)、帶寬、通帶平坦度、噪聲和失真。

    標(biāo)簽: ADC 模擬輸入 接口

    上傳時(shí)間: 2013-10-21

    上傳用戶:chukeey

  • DS-PCB(DesignSpark PCB)v3 激活 快速入門(mén)教程

    DesignSpark PCB是功能強(qiáng)勁的**免費(fèi)正版**PCB設(shè)計(jì)工具。 它具有兩個(gè)主要功能:原理圖制作和印刷電路板布局,亦可以連接到業(yè)界標(biāo)準(zhǔn)的Spice模擬器進(jìn)行模擬。 DesignSpark PCB具計(jì)算線路阻抗值的設(shè)計(jì)計(jì)算器,和產(chǎn)生三維視覺(jué)效果,能夠給用家以3D的形式觀看屬于你的印刷電路板設(shè)計(jì)。

    標(biāo)簽: DesignSpark DS-PCB PCB v3

    上傳時(shí)間: 2013-10-20

    上傳用戶:chukeey

  • 可編輯程邏輯及IC開(kāi)發(fā)領(lǐng)域的EDA工具介紹

    EDA (Electronic Design Automation)即“電子設(shè)計(jì)自動(dòng)化”,是指以計(jì)算機(jī)為工作平臺(tái),以EDA軟件為開(kāi)發(fā)環(huán)境,以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言,以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事,必先利其器”,因此,EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具,一般至少要包含仿真器(Simulator)、綜合器(Synthesizer)和配置器(Place and Routing, P&R)等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè),因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法:一種是按公司類別進(jìn)行分類,另一種是按功能進(jìn)行劃分。 若按公司類別分,大體可分兩類:一類是EDA 專業(yè)軟件公司,業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics;另一類是PLD器件廠商為了銷售其產(chǎn)品而開(kāi)發(fā)的EDA工具,較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商,具有良好的標(biāo)準(zhǔn)化和兼容性,適合于學(xué)術(shù)研究單位使用,但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴;后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì),提高資源利用率,降低功耗,改善性能,比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分,大體可以分為以下三類。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供,基本上可以完成從設(shè)計(jì)輸入(原理圖或HDL)→仿真→綜合→布線→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ,Xilinx公司的ISE,Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化,可以加快動(dòng)態(tài)調(diào)試,縮短開(kāi)發(fā)周期;缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比,都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化,將硬件描述語(yǔ)句(通常是系統(tǒng)級(jí)的行為描述語(yǔ)句)翻譯成最基本的與或非門(mén)的連接關(guān)系(網(wǎng)表),導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果,在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí),基本上都使用這些專業(yè)的邏輯綜合軟件,而不采用廠家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真,包括布局布線(P&R)前的“功能仿真”(也叫“前仿真”)和P&R后的包含了門(mén)延時(shí)、線延時(shí)等的“時(shí)序仿真”(也叫“后仿真”)。復(fù)雜一些的設(shè)計(jì),一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入,專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim,Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng),有的綜合優(yōu)化能力突出,有的仿真模擬功能強(qiáng),好在多數(shù)工具能相互兼容,具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具,就支持多種第三方的EDA軟件,用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大,對(duì)綜合和仿真的要求不是很高,那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì),則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作,集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。

    標(biāo)簽: EDA 編輯 邏輯

    上傳時(shí)間: 2013-11-19

    上傳用戶:wxqman

  • 電源完整性分析應(yīng)對(duì)高端PCB系統(tǒng)設(shè)計(jì)挑戰(zhàn)

    印刷電路板(PCB)設(shè)計(jì)解決方案市場(chǎng)和技術(shù)領(lǐng)軍企業(yè)Mentor Graphics(Mentor Graphics)宣布推出HyperLynx® PI(電源完整性)產(chǎn)品,滿足業(yè)內(nèi)高端設(shè)計(jì)者對(duì)于高性能電子產(chǎn)品的需求。HyperLynx PI產(chǎn)品不僅提供簡(jiǎn)單易學(xué)、操作便捷,又精確的分析,讓團(tuán)隊(duì)成員能夠設(shè)計(jì)可行的電源供應(yīng)系統(tǒng);同時(shí)縮短設(shè)計(jì)周期,減少原型生成、重復(fù)制造,也相應(yīng)降低產(chǎn)品成本。隨著當(dāng)今各種高性能/高密度/高腳數(shù)集成電路的出現(xiàn),傳輸系統(tǒng)的設(shè)計(jì)越來(lái)越需要工程師與布局設(shè)計(jì)人員的緊密合作,以確保能夠透過(guò)眾多PCB電源與接地結(jié)構(gòu),為IC提供純凈、充足的電力。配合先前推出的HyperLynx信號(hào)完整性(SI)分析和確認(rèn)產(chǎn)品組件,Mentor Graphics目前為用戶提供的高性能電子產(chǎn)品設(shè)計(jì)堪稱業(yè)內(nèi)最全面最具實(shí)用性的解決方案。“我們擁有非常高端的用戶,受到高性能集成電路多重電壓等級(jí)和電源要求的驅(qū)使,需要在一個(gè)單一的PCB中設(shè)計(jì)30余套電力供應(yīng)結(jié)構(gòu)。”Mentor Graphics副總裁兼系統(tǒng)設(shè)計(jì)事業(yè)部總經(jīng)理Henry Potts表示。“上述結(jié)構(gòu)的設(shè)計(jì)需要快速而準(zhǔn) 確的直流壓降(DC Power Drop)和電源雜訊(Power Noise)分析。擁有了精確的分析信息,電源與接地層結(jié)構(gòu)和解藕電容數(shù)(de-coupling capacitor number)以及位置都可以決定,得以避免過(guò)于保守的設(shè)計(jì)和高昂的產(chǎn)品成本。”

    標(biāo)簽: PCB 電源完整性 高端

    上傳時(shí)間: 2013-11-18

    上傳用戶:362279997

  • 板載故障記錄OBFL

    具有OBFL功能的電路板經(jīng)配置后,可以把故障相關(guān)數(shù)據(jù)存儲(chǔ)在非易失性存儲(chǔ)器中,并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實(shí)現(xiàn)OBFL系統(tǒng)功能,需要同時(shí)使用軟硬件。在硬件方面,需要:a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應(yīng)器、存儲(chǔ)器、中斷資源、電路板ID,等等);b)在電路板或者系統(tǒng)出現(xiàn)故障時(shí)用以保存故障信息的板載非易失性存儲(chǔ)。OBFL軟件的作用是在正常的電路板運(yùn)行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲(chǔ)在非易失性存儲(chǔ)中。OBFL軟件還應(yīng)具備一定的智能,能夠分析多項(xiàng)出錯(cuò)事件、記錄和歷史故障記錄,以逐步縮小范圍的方式確認(rèn)故障原因。這種分析可以大大減輕故障排查工作,否則將有大量的OBFL記錄需要故障分析工程師手動(dòng)核查。

    標(biāo)簽: OBFL 故障記錄

    上傳時(shí)間: 2013-11-03

    上傳用戶:1595690

主站蜘蛛池模板: 孟村| 涿州市| 永丰县| 青冈县| 沂南县| 柳江县| 上栗县| 大悟县| 余干县| 济南市| 梧州市| 时尚| 清原| 交城县| 化隆| 茌平县| 定州市| 静海县| 罗甸县| 绥滨县| 泰宁县| 尼勒克县| 白城市| 惠东县| 元朗区| 辽中县| 宁明县| 吉安县| 铅山县| 巧家县| 武胜县| 安康市| 云浮市| 东城区| 甘孜县| 工布江达县| 福建省| 福鼎市| 彭泽县| 焦作市| 东阳市|