IEEE802旗下的無線網(wǎng)絡(luò)協(xié)議引領(lǐng)了無線網(wǎng)絡(luò)領(lǐng)域的新革命，其不斷提升的速度優(yōu)勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術(shù)所起的作用不可小覷。隨著FPGA、信號處理和通信技術(shù)的發(fā)展，OFDM的應(yīng)用得到了長足的進(jìn)步。在此情況下，以O(shè)FDM技術(shù)為核心實現(xiàn)數(shù)據(jù)傳輸?shù)脑蜋C系統(tǒng)顯得應(yīng)情應(yīng)景而且必要。 本課題在深入理解OFDM技術(shù)的同時，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶傳輸?shù)南到y(tǒng)實現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法，由總體設(shè)計至詳細(xì)設(shè)計逐步細(xì)化。 在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進(jìn)行了詳細(xì)設(shè)計，通過采用雙端口RAM、流水、乒乓結(jié)構(gòu)等處理實現(xiàn)高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現(xiàn)結(jié)構(gòu)并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當(dāng)；通過對Viterbi算法進(jìn)行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設(shè)計和實現(xiàn)。最后根據(jù)系統(tǒng)所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設(shè)計和PCB設(shè)計。 本文首先以無線局域網(wǎng)和IEEE802無線網(wǎng)絡(luò)家族引出OFDM技術(shù)發(fā)展、研究價值及OFDM的優(yōu)缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標(biāo)準(zhǔn)的同時給出了本原型機系統(tǒng)的總體設(shè)計方案，并從硬件語言設(shè)計和FPGA硬件原理設(shè)計兩方面給出了該系統(tǒng)的詳細(xì)設(shè)計。 隨著OFDM技術(shù)的普及以及未來通信技術(shù)對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統(tǒng)的原型設(shè)計和實現(xiàn)具有一定的參考價值。
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-07-13
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
三相異步電動機的Matlab仿真，在Simulink中搭建了異步電動機模型
上傳時間： 2013-08-03
上傳用戶：壞天使kk
本論文主要對無線擴頻集成電路設(shè)計中的信道編解碼算法進(jìn)行研究并對其FPGA實現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴頻技術(shù)，所以開發(fā)一套擴頻通信芯片具有重大的現(xiàn)實意義。無線擴頻通信系統(tǒng)與常規(guī)通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復(fù)雜，因此在無線擴頻集成電路設(shè)計中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現(xiàn)的方法。 計算機仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎(chǔ)和分類，直接序列擴頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數(shù)。第五章對第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項目實際，討論了FPGA開發(fā)基帶擴頻通信系統(tǒng)的設(shè)計思路和方法。首先對FPGA開發(fā)流程以及實際開發(fā)的工具進(jìn)行了簡要的介紹，然后給出了擴頻通信系統(tǒng)的總體設(shè)計。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實現(xiàn)原理和方法進(jìn)行分析。第七章對論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴頻 信道編解 技術(shù)研究
上傳時間： 2013-07-18
上傳用戶：hbsunhui
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計的策略.在硬件描述語言的設(shè)計流程中,信道盲均衡器運用了Top-Down的模塊化設(shè)計方法,大大縮短了設(shè)計周期,提高了系統(tǒng)的穩(wěn)定性和可擴展性.測試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
傅里葉變換是信號處理領(lǐng)域中較完善、應(yīng)用較廣泛的一種分析手段.但傅里葉變換只是一種時域或頻域的分析方法,它要求信號具有統(tǒng)計平穩(wěn),即時不變的特性.但是實際應(yīng)用中存在很多非平穩(wěn)信號,它們并不能很好的用傅立葉變換來處理.小波變換的出現(xiàn)解決了這個問題,它在處理非平穩(wěn)信號方面具有傅立葉變換無法比擬的優(yōu)越性.小波變換在通信技術(shù)、信號處理、地球物理、水利電力、醫(yī)療等領(lǐng)域中獲得了日益廣泛的應(yīng)用.小波變換的研究成為了當(dāng)今學(xué)術(shù)界的一個熱點.隨著現(xiàn)代數(shù)字信號處理朝著高速實時的方向發(fā)展,純軟件的程序式信號處理方法越來越不能滿足實際應(yīng)用的需求,因此人們希望用硬件電路來實現(xiàn)高速信號處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點的基礎(chǔ)上,重點研究了小波變換的VLSI電路構(gòu)架,并用FPGA實現(xiàn)了它的功能.毫無疑問,該文所做的具體工作在理論和實踐上都有參考價值.論文中,在簡單介紹了小波變換的基本理論、特點和應(yīng)用;對信號小波變換分解,重構(gòu)的MATLAB算法進(jìn)行了分析,為硬件實現(xiàn)奠定了理論基礎(chǔ).論文在研究了小波核心算法MALLAT算法的基礎(chǔ)上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構(gòu).根據(jù)上述模塊結(jié)構(gòu),對相關(guān)模塊進(jìn)行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺上(ACTIVE-HDL)進(jìn)行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標(biāo)器件進(jìn)行了綜合和后仿真,并且將仿真結(jié)果通過MATLAB與理論參數(shù)進(jìn)行了比較,結(jié)果表明設(shè)計是正確的.對設(shè)計中存在的誤差和部分模塊的進(jìn)一步優(yōu)化,該文也作了分析和說明,為下一步實現(xiàn)通用IP核設(shè)計奠定了基礎(chǔ).
上傳時間： 2013-06-27
上傳用戶：zhaoq123
隨著通信技術(shù)和計算機技術(shù)的發(fā)展，多媒體的應(yīng)用與服務(wù)越來越廣泛，視頻壓縮編碼技術(shù)也隨之成為非常重要的研究領(lǐng)域。運動估計是視頻壓縮編碼中的一項關(guān)鍵技術(shù)。由于視頻編碼系統(tǒng)的復(fù)雜性主要取決于運動估計算法，因此如何找到一種可靠、快速、性能優(yōu)良的運動估計算法一直是視頻壓縮編碼的研究熱點。運動估計在視頻編碼器中承擔(dān)的運算量最大、控制最為復(fù)雜，由于對視頻編碼的實時性要求，因此運動估計模塊一般都采用硬件來設(shè)計。 本文的目的是在FPGA芯片上設(shè)計實現(xiàn)一種更優(yōu)的易于硬件實現(xiàn)的塊匹配運動估計算法——二步搜索算法。全文首先討論了塊匹配運動估計理論及其主要技術(shù)指標(biāo)，介紹了運動估計技術(shù)在MPEG-4中的應(yīng)用，然后在對典型的運動估計算法進(jìn)行分析比較的基礎(chǔ)上討論了一種性能和硬件實現(xiàn)難易度綜合指數(shù)較高的二步搜索算法。本文對已有的用于全搜索算法實現(xiàn)的VLSI結(jié)構(gòu)進(jìn)行了改進(jìn)，設(shè)計了符合二步搜索算法要求的FPGA實現(xiàn)結(jié)構(gòu)，并在對其理論分析之后，對實現(xiàn)該算法的運動估計模塊進(jìn)行了功能模塊的劃分，并運用VerilogHDL硬件描述語言、ISE及Modelsim開發(fā)工具在Spartan-IIEXC2S300eFPGA芯片上完成了對各功能模塊的設(shè)計、實現(xiàn)與時序仿真。最后，對整個運動估計模塊進(jìn)行了仿真測試，給出了其在FPGA上搭建實現(xiàn)后的時序仿真波形圖與占用硬件資源情況，通過對時序仿真結(jié)果可知本文設(shè)計的各功能模塊工作正常，并且能夠協(xié)同工作，整個運動估計模塊能夠正確的實現(xiàn)二步搜索運動估計算法，并輸出正確的運動估計結(jié)果；通過對占用硬件資源及時鐘頻率情況的分析驗證了本文設(shè)計的二步搜索運動估計算法的FPGA實現(xiàn)結(jié)構(gòu)具備先進(jìn)性和實時可實現(xiàn)性。
上傳時間： 2013-05-27
上傳用戶：wpt
proteus仿真交通燈 十字路口交通燈 并設(shè)有定時時間
上傳時間： 2013-07-17
上傳用戶：tuilp1a
SEED-XDS560PLUS仿真器驅(qū)動
標(biāo)簽： SEED-XDS PLUS 560 仿真器
上傳時間： 2013-06-16
上傳用戶：tyler
高性能濾波器是現(xiàn)代信號處理的一種基本電路，傳統(tǒng)的設(shè)計思想和方法運算量大，存在優(yōu)化復(fù)雜的缺點。本文采用Pspice 的仿真優(yōu)化工具對二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計 仿真分析
上傳時間： 2013-06-25
上傳用戶：1134473521
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計，鏈路層功能包括了協(xié)議原語設(shè)計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計，流量控制機制設(shè)計，協(xié)議通道初始化設(shè)計，錯誤檢測機制設(shè)計和空閑字符產(chǎn)生、時鐘補償方式設(shè)計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達(dá)到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
標(biāo)簽： FPGA 板級 光互連 協(xié)議研究
上傳時間： 2013-06-28
上傳用戶：guh000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
