亚洲视频分类,亚洲国产日韩欧美,久久资源免费视频

特殊<b>功能</b>寄存器

（2，1，9）軟判決Viterbi譯碼器的設計與FPGA實現

卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。

標簽： Viterbi FPGA 軟判決譯碼器

上傳時間： 2013-07-23

上傳用戶：葉山豪
基于FPGA的MCS51核的VHDL語言

本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設計與實現；研究了控制單元的實現方法和基于全局狀態機的設計理論，采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現方式，基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。本系統采用分模塊的設計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式，把明顯地具有主從關系的電路放在不同的層次里，這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試，測試結果表明，本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中，相應寄存器和總線上的值也均符合設計要求，實現了設計目標。

標簽： FPGA VHDL MCS 51

上傳時間： 2013-06-05

上傳用戶：金宜
51定時器計算.rar

51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。

標簽： 51定時器計算

上傳時間： 2013-06-13

上傳用戶：wengtianzhu
51定時器計算.rar

51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。

標簽： 51定時器計算

上傳時間： 2013-05-24

上傳用戶：Aidane
船用導航雷達數字信號處理設計

當今的船用導航雷達具有數字化、多功能、高性能、多接口、網絡化。同時要求具有高可靠性、高集成度、低成本，信號處理單元的小型化，產品更新周期短。要同時滿足上述需求，高集成度的器件應用是必須的。同時開發周期要短，需求軟件的可移植性要強，并且是模塊化設計，現場可編程門陣列器件(FPGA)已經成為設計首選。現場可編程門陣列是基于通過可編程互聯連接的可配置邏輯塊(CLB)矩陣的可編程半導體器件。與為特殊設計而定制的專用集成電路(ASIC)相對，FPGA可以針對所需的應用或功能要求進行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設計的演化進行重編程。CLB是FPGA內的基本邏輯單元。實際數量和特性會依器件的不同而不同，但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復用器等)和觸發器組成的可配置開關矩陣。開關矩陣是高度靈活的，可以進行配置以便處理組合邏輯、移位寄存器或RAM。當今的FPGA已經遠遠超出了先前版本的基本性能，并且整合了常用功能(如RAM、時鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場的理想之選。它高集成度，以及用于設計的強大軟件平臺、IP核、在線升級可滿足需求。本文介紹了基于FPGA實現船用導航雷達數字信號處理的設計，這是一個具體的、已經完成并進行小批量生產的產品，對指導實踐具有一定意義。

標簽： 導航雷達數字信號處理

上傳時間： 2013-04-24

上傳用戶：稀世之寶039
在AD9981上實現自動失調功能

AD9981是首款集成自動失調功能的顯示電子器件(DEPL)。自動失調功能通過計算所需的失調設置來工作，從而在箝位期間產生給定的輸出代碼。當自動失調使能時(寄存器0x1B:5 = 1)，寄存器0x0B-0x10的設置由自動失調電路用作期望的箝位代碼(或目標代碼)，而非失調值。電路會在箝位后(但仍在“后肩”期間)輸出代碼和目標代碼作比較，然后上調或下調失調以進行補償。在自動失調模式下，目標代碼為11位二進制補碼字，并將0x0B位7用作紅色通道的符號位(0x0D位7用于綠色通道，0x0F位7用于藍色通道)。

標簽： 9981 AD 自動失調

上傳時間： 2014-12-23

上傳用戶：glxcl
在AD9880上實現自動失調功能

AD9880集成自動失調功能。動失調功能通過監控各ADC在箝位期間的輸出并計算所需的失調設置來工作，從而產生給定的輸出代碼。當自動失調功能使能時(寄存器0x1C:7= 1)，“目標代碼”寄存器(0x09、0x0B、0x0D)中的設置由自動失調電路用作期望的箝位代碼。電路會在箝位后(但仍在“后肩”期間)對比輸出代碼和目標代碼，然后上調或下調失調以進行補償。在自動失調模式下，失調寄存器(0x08、0x0A、0x0C)均為8位二進制補碼字格式，各對應寄存器的位7為符號位。

標簽： 9880 AD 自動失調

上傳時間： 2013-10-22

上傳用戶：wanghui2438
在AD9980上實現自動失調功能

AD9980集成自動失調功能。自動失調功能通過計算所需的失調設置來工作，從而在箝位期間產生給定的輸出代碼。當自動失調使能時(寄存器0x1B:5 = 1)，寄存器0x0B至0x10的設置由自動失調電路用作期望的箝位代碼(或目標代碼)，而非失調值。電路會在箝位后(但仍在后沿箝位期間)對比輸出代碼和目標代碼，然后上調或下調失調以進行補償。在自動失調模式下，目標代碼為11位二進制補碼字，并將0x0B位7用作紅色通道的符號位(0x0D位7用于綠色通道，0x0F位7用于藍色通道)。

標簽： 9980 AD 自動失調

上傳時間： 2013-10-24

上傳用戶：zl5712176
微電腦型數學演算式隔離傳送器

特點：精確度0.1%滿刻度可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計尺寸小,穩定性高

標簽： 微電腦數學演算隔離傳送器

上傳時間： 2014-12-23

上傳用戶：ydd3625
微電腦型數學演算式雙輸出隔離傳送器

特點(FEATURES) 精確度0.1%滿刻度 (Accuracy 0.1%F.S.) 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 類比輸出功能(16 bit DAC isolating analog output function) 輸入/輸出1/輸出2絕緣耐壓2仟伏特/1分鐘(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 寬范圍交直流兩用電源設計(Wide input range for auxiliary power) 尺寸小,穩定性高(Dimension small and High stability)

標簽： 微電腦數學演算輸出隔離傳送器

上傳時間： 2013-11-24

上傳用戶：541657925