<li id="668sw"></li>
<rt id="668sw"></rt>
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動(dòng)時(shí)間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
//串行驅(qū)動(dòng)led顯示， //一個(gè)74hc595位移寄存器驅(qū)動(dòng)三極管驅(qū)動(dòng)led位， //兩個(gè)74hc595驅(qū)動(dòng)led段，方式位5位x8段x2=10個(gè)數(shù)碼管 //5分頻，每次掃描時(shí)間位1.25ms //定義特殊符號(hào)
標(biāo)簽： led 串行驅(qū)動(dòng)
上傳時(shí)間： 2015-03-30
上傳用戶：海陸空653
S3C44B0X 具有 8 路模擬信號(hào)輸入的 10 位模/數(shù)轉(zhuǎn)換器（ADC），它是一個(gè)逐次逼近型 的 ADC，內(nèi)部結(jié)構(gòu)中包括模擬輸入多路復(fù)用器，自動(dòng)調(diào)零比較器，時(shí)鐘產(chǎn)生器，10 位逐次 逼近寄存器（SAR），輸出寄存器如下圖所示。這個(gè) ADC 還提供可編程選擇的睡眠模式， 以節(jié)省功耗。
標(biāo)簽： S3C44B0X ADC 10 模擬信號(hào)
上傳時(shí)間： 2014-11-23
上傳用戶：zhangyi99104144
利用Atmel ATMega8 的定時(shí)器功能和PWM功能，制作頻率發(fā)生器。 有LCD顯示，并可實(shí)時(shí)調(diào)節(jié)ATMega8的各個(gè)相關(guān)的寄存器內(nèi)容。 支持紅外遙控器輸入。 ..\頻率發(fā)生器.prj ......主芯片項(xiàng)目文件 ..\頻率發(fā)生器.c ......主芯片主程序 ..\頻率發(fā)生器.asm ......主芯片匯編文件(自動(dòng)生成) ..\頻率發(fā)生器.hex ......可供燒錄的文件 ..\頻率發(fā)生器_client.prj ......副芯片項(xiàng)目文件 ..\頻率發(fā)生器_client.c ......副芯片主程序 ..\頻率發(fā)生器_client.asm ......副芯片匯編文件 ..\頻率發(fā)生器_client.hex ......可供燒錄的文件 ..\Config.h ......硬件配置文件 ..\Input.c ......接受紅外遙控器輸入并在LCD中顯示 ..\LCD_Interface.c ......LCD 1602 接口文件 ..\Menu.c ......在LCD中顯示菜單和其它信息 ..\Menu.h ......菜單定義文件 ..\Readme.txt ......本說明文件
標(biāo)簽： ATMega8 Atmel PWM 定時(shí)器
上傳時(shí)間： 2013-12-12
上傳用戶：源弋弋
基于LPC2119的CAN驅(qū)動(dòng)及例子 循環(huán)發(fā)送實(shí)例程序 簡單的CAN中繼器實(shí)例，用到驗(yàn)收過濾寄存器 CAN和RS232透明轉(zhuǎn)發(fā)器 基于uCOSII的CAN和RS232透明轉(zhuǎn)發(fā)器 等
標(biāo)簽： CAN 2119 LPC 驅(qū)動(dòng)
上傳時(shí)間： 2013-12-23
上傳用戶：磊子226
本文詳細(xì)介紹了制作電路板的方法及步驟. 實(shí)驗(yàn)板的功能 這個(gè)實(shí)驗(yàn)板可以做如下實(shí)驗(yàn)： 1．可以進(jìn)行運(yùn)算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn) 2．可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時(shí)序電路的實(shí)驗(yàn) 3．可以進(jìn)行頻率計(jì)電路、時(shí)鐘電路、計(jì)時(shí)電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn) 4．加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)
標(biāo)簽： 實(shí)驗(yàn)板 實(shí)驗(yàn) 詳細(xì)介紹 電路板
上傳時(shí)間： 2015-10-02
上傳用戶：colinal
一個(gè)用于測試ABB變頻器通訊的小工具，在調(diào)試Abb變頻器RS485通訊時(shí)很有幫助。它可以讀寫所用的寄存器。
上傳時(shí)間： 2015-10-23
上傳用戶：huyiming139
x5045有四種功能：分別是上電復(fù)位、看門狗定時(shí)器、電源電壓監(jiān)控和塊鎖保護(hù)串行eeprom的功能， 該程序通過改變控制寄存器的參數(shù)可以實(shí)現(xiàn)看門狗定時(shí)器監(jiān)視電壓和設(shè)置保護(hù)rom區(qū)，每次復(fù)位后 地址計(jì)數(shù)器都是該區(qū)的首地址（個(gè)人觀點(diǎn)），即斷點(diǎn)地址。 問題：其實(shí)對該芯片的應(yīng)用還是很模糊
標(biāo)簽： eeprom x5045 分 上電復(fù)位
上傳時(shí)間： 2015-11-10
上傳用戶：chens000
ARM綜合板子分時(shí)電度器計(jì)算電價(jià)，用電時(shí)數(shù)，分時(shí)用電時(shí)數(shù)，在不同寄存器中存儲(chǔ)。
上傳時(shí)間： 2015-12-02
上傳用戶：stella2015
數(shù)字音頻實(shí)驗(yàn)測試工程，程序演示了通過I2C 總線對 TLV320AIC23 芯片的控制，各種音頻環(huán)路，多種采樣頻率，DMA 音頻采集和輸出等 測試。程序中有詳盡的說明。TLV320AIC23 的控制HDL模塊Freedev_aic23 的7 號(hào) 寄存器提供了讀和寫兩個(gè)端口，分別連接到數(shù)字音頻芯片的AD 和DA 通道，每次可 讀出和寫入一個(gè)32 位寬的數(shù)據(jù)，分別是16 位左聲道和16 位右聲道的采樣值。每 次數(shù)據(jù)就是一次采樣的結(jié)果。如果是48K 采樣率，那么每個(gè)數(shù)據(jù)時(shí)間間隔就是 1/48000。在這個(gè)工程基礎(chǔ)上可以輸出我們的特殊處理的數(shù)據(jù)，如正弦波數(shù)據(jù)，就 可以輸出（LOUT）正弦波信號(hào)。
標(biāo)簽： 數(shù)字音頻 實(shí)驗(yàn) 工程 測試
上傳時(shí)間： 2015-12-14
上傳用戶：bruce5996
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<nav id="kosma"></nav>