1．6個數碼管靜態顯示驅動 2．按鍵模式選擇(時分秒)與調整控制 3．用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、顯示譯碼模塊、頂層模塊。要求使用實驗箱右下角的6個

1．6個數碼管靜態顯示驅動 2．按鍵模式選擇(時\分\秒)與調整控制 3．用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、顯示譯碼模塊、頂層模塊。要求使用實驗箱右下角的...

?? 2013-12-09

數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼

數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼...

?? 2014-01-06

VHDL 狀態機的設計實例 ,不錯的,對于搞清楚狀態機是很有用的.

VHDL 狀態機的設計實例 ,不錯的,對于搞清楚狀態機是很有用的....

?? 2013-11-27

三進程有限狀態機的設計程序

三進程有限狀態機的設計程序，內附有AD574邏輯控制真值表以及采樣狀態機的原理圖...

?? 2013-12-19

狀態機及其VHDL設計,詳細介紹了狀態機的基本結構、功能和分類

狀態機及其VHDL設計,詳細介紹了狀態機的基本結構、功能和分類，以及有限狀態機的一般設計思路與方法、狀態機編碼方案的恰當選取、Moore和Mealy狀態機的本質區別及設計實現...

?? 2014-11-27

各種有限狀態機的設計。 VHDL源代碼。

各種有限狀態機的設計。 VHDL源代碼。...

?? 2013-12-18

有限狀態機及其設計技術是實用數字系統設計中的重要組成部分,也是實現高效可靠邏輯控制的重要途徑,本程序為單進程moore型有限狀態機底層設計源代碼.

有限狀態機及其設計技術是實用數字系統設計中的重要組成部分,也是實現高效可靠邏輯控制的重要途徑,本程序為單進程moore型有限狀態機底層設計源代碼....

?? 2014-11-18

C實現一個狀態機,我做畢業設計

C實現一個狀態機,我做畢業設計，實現自組織網絡，三個節點...

?? 2017-05-27

LPC總線從設備的verilog設計,包含狀態機和中斷功能。

LPC總線從設備的verilog設計,包含狀態機和中斷功能。...

?? 2014-06-04

用FPGA設計12832中文液晶控制器,采用狀態機的方式

用FPGA設計12832中文液晶控制器,采用狀態機的方式，提高穩定性！...

?? 2013-12-22