數(shù)字系統(tǒng)設(shè)計(jì)中的全加器、10進(jìn)制計(jì)數(shù)器、2-4譯碼器、摩爾狀態(tài)機(jī)、2-1路選擇器的源代碼
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)中的全加器、10進(jìn)制計(jì)數(shù)器、2-4譯碼器、摩爾狀態(tài)機(jī)、2-1路選擇器的源代碼
上傳時(shí)間： 2014-01-06
上傳用戶：許小華
資源簡介：按鍵在數(shù)字電路設(shè)計(jì)中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設(shè)計(jì)中存在的客觀問題。按鍵是機(jī)械觸點(diǎn)，當(dāng)接觸點(diǎn)斷開或閉合時(shí)會(huì)產(chǎn)生抖動(dòng)。為使每一次按鍵只做一次響應(yīng)，就必須去除抖動(dòng)。本文對按鍵的抖動(dòng)信號進(jìn)行了分析，并通過計(jì)數(shù)器的方式完成了消除抖動(dòng)電路模塊...
上傳時(shí)間： 2016-09-22
上傳用戶：xc216
資源簡介：有限狀態(tài)機(jī)及其設(shè)計(jì)技術(shù)是實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)中的重要組成部分,也是實(shí)現(xiàn)高效可靠邏輯控制的重要途徑,本程序?yàn)閱芜M(jìn)程moore型有限狀態(tài)機(jī)底層設(shè)計(jì)源代碼.
上傳時(shí)間： 2014-11-18
上傳用戶：nanshan
資源簡介：大型數(shù)字系統(tǒng)設(shè)計(jì)中，vhdl中從算法到硬線邏輯實(shí)現(xiàn)的教程
上傳時(shí)間： 2017-03-31
上傳用戶：yuanyuan123
資源簡介：電子時(shí)鐘VHDL程序與仿真 10進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真 6進(jìn)制計(jì)數(shù)器設(shè)計(jì)與仿真
上傳時(shí)間： 2014-08-13
上傳用戶：ztj182002
資源簡介：3-8譯碼器,BCD碼轉(zhuǎn)換10進(jìn)制,計(jì)數(shù)器
上傳時(shí)間： 2014-08-12
上傳用戶：Andy123456
資源簡介：二進(jìn)制、16進(jìn)制、10進(jìn)制及格雷碼的轉(zhuǎn)換程序源代碼
上傳時(shí)間： 2014-01-20
上傳用戶：王慶才
資源簡介：同步計(jì)數(shù)器和異步計(jì)數(shù)器在設(shè)計(jì)時(shí)有哪些區(qū)別？試用 六進(jìn)制計(jì)數(shù)器和一個(gè)十進(jìn)制計(jì)數(shù)器構(gòu)成一個(gè)六十進(jìn)制同步計(jì)數(shù)器。
上傳時(shí)間： 2013-12-14
上傳用戶：xiaoyunyun
資源簡介：簡單而且實(shí)用的16進(jìn)制、10進(jìn)制互相轉(zhuǎn)化，推薦推薦推薦，強(qiáng)烈推薦
上傳時(shí)間： 2015-12-20
上傳用戶：PresidentHuang
資源簡介：基于vhdl的10進(jìn)制計(jì)數(shù)器模塊，實(shí)現(xiàn)0-9計(jì)數(shù)
上傳時(shí)間： 2013-12-31
上傳用戶：hxy200501
資源簡介：簡單的計(jì)算器 1.鍵盤輸入兩個(gè)10進(jìn)制數(shù)據(jù)（1到4位），選擇實(shí)現(xiàn)加、減、乘、除運(yùn)算，并選擇以2進(jìn)制、8進(jìn)制、10進(jìn)制、16進(jìn)制方式輸入。 要求： 程序界面盡量方便使用并簡潔。
上傳時(shí)間： 2014-01-21
上傳用戶：頂?shù)弥?/p>
資源簡介：第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)
上傳時(shí)間： 2015-06-23
上傳用戶：tianyi223
資源簡介：一個(gè)用VHDL語言編寫的全加器，是數(shù)字電路EDA設(shè)計(jì)的一個(gè)例子，可能不太特別，但是應(yīng)該可以用一下的。
上傳時(shí)間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)這是有關(guān)的相關(guān)源代碼，有簡易CPU 除法器、計(jì)數(shù)器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高優(yōu)先級編碼器8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發(fā)器：74245 （注2） 地址譯碼（for ...
上傳時(shí)間： 2014-01-07
上傳用戶：924484786
資源簡介：包含北航夏宇聞寫《verilog數(shù)字系統(tǒng)設(shè)計(jì)》中的所有代碼
上傳時(shí)間： 2013-12-25
上傳用戶：CHENKAI
資源簡介：芯航線FPGA數(shù)字系統(tǒng)設(shè)計(jì)教程+實(shí)例解析V1.3芯航線 FPGAFPGAFPGAFPGA學(xué)習(xí)套件 學(xué)習(xí)套件 學(xué)習(xí)套件 主板 資源 介紹經(jīng)過深入 高校 和網(wǎng)絡(luò)論壇，對眾多 網(wǎng)絡(luò)論壇，對眾多 學(xué)習(xí) 或從事 FPGA FPGA 開發(fā)的人員進(jìn)行調(diào)研， 發(fā) 現(xiàn)他們 在學(xué)習(xí) 和使用 FPGA FPGA 之間 ，通...
上傳時(shí)間： 2022-05-01
上傳用戶：
資源簡介：隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動(dòng)化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺...
上傳時(shí)間： 2013-04-24
上傳用戶：tzl1975
資源簡介：提高衛(wèi)星通信信道傳輸效率的新途徑本 文 結(jié) 合 V SAT衛(wèi)星通信系統(tǒng)設(shè)計(jì)中涉及衛(wèi)星通信傳輸技術(shù)極為重要的 信道編碼與調(diào)制解調(diào)方式，探討了各種新型的衛(wèi)星信道編碼與調(diào)制解調(diào)技術(shù)， 它們的原理及在衛(wèi)星通信中的應(yīng)用。在數(shù)字調(diào)制中，信號傳輸質(zhì)量主要取決于 ...
上傳時(shí)間： 2015-09-16
上傳用戶：AbuGe
資源簡介：數(shù)字電路抗干擾： 在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾性 的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。
上傳時(shí)間： 2014-01-11
上傳用戶：330402686
資源簡介：[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][1...
上傳時(shí)間： 2014-09-06
上傳用戶：han_zh
資源簡介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...
上傳時(shí)間： 2013-09-06
上傳用戶：Maple
資源簡介：借助一個(gè)雙向計(jì)時(shí)器的設(shè)計(jì)電路，以舉例的形式對數(shù)字電路設(shè)計(jì)中3個(gè)方面的常見問題進(jìn)行了較為詳盡地分析，并提出了一些見解，即針對控制設(shè)計(jì)方面在分析了其實(shí)質(zhì)要求的基礎(chǔ)上提出解決問題的關(guān)鍵是選取合適的輸入控制信號和正確列出真值表或狀態(tài)表，針對時(shí)序方面...
上傳時(shí)間： 2013-11-11
上傳用戶：bnfm
資源簡介：vhdl基于半加器的全加器描述及仿真
上傳時(shí)間： 2014-11-25
上傳用戶：zycidjl
資源簡介：在UNIX 系統(tǒng)下得到字符點(diǎn)陣信息嵌入式系統(tǒng)設(shè)計(jì)中消除內(nèi)存丟失的策略matlab循環(huán)變量小技巧hard disk 1.8# device driverC程序中如何轉(zhuǎn)換GB2312
上傳時(shí)間： 2015-03-23
上傳用戶：lili123
資源簡介：嵌入式系統(tǒng)設(shè)計(jì)中消除內(nèi)存丟失的策略，具體說明嵌入式系統(tǒng)設(shè)計(jì)中消除內(nèi)存丟失的策略和方法
上傳時(shí)間： 2013-12-24
上傳用戶：qq521
資源簡介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。
上傳時(shí)間： 2014-01-07
上傳用戶：lhw888
資源簡介：微功耗單片機(jī)在數(shù)字壓力表設(shè)計(jì)中的應(yīng)用
上傳時(shí)間： 2015-05-18
上傳用戶：wmwai1314
資源簡介：嵌入式系統(tǒng)設(shè)計(jì)中跟蹤內(nèi)存丟失的解決方案.rar
上傳時(shí)間： 2014-01-16
上傳用戶：manlian
資源簡介：這是VHDL數(shù)字系統(tǒng)設(shè)計(jì)的試驗(yàn)指導(dǎo)書，里面有許多好的例子。
上傳時(shí)間： 2015-06-09
上傳用戶：wab1981
資源簡介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 所有例題的源程
上傳時(shí)間： 2015-06-19
上傳用戶：luopoguixiong
