介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過(guò)將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核的開(kāi)發(fā)提供了一定的參考。
上傳時(shí)間： 2013-11-12
上傳用戶：894448095
利用帶線結(jié)環(huán)行器的相關(guān)理論，設(shè)計(jì)了870～880MHz 結(jié)環(huán)行器，最后實(shí)現(xiàn)的環(huán)行器在0.5～1.5GHz內(nèi)，插入損耗≤0.4dB，最小隔離度≥ 20dB，電壓駐波比≤ 1.20，符合基站用環(huán)行器的技術(shù)指標(biāo).
上傳時(shí)間： 2014-03-25
上傳用戶：sqq
AVR_單片機(jī)_串口通信_(tái)串行通訊_詳細(xì)例程介紹
標(biāo)簽： AVR 單片機(jī) 串口通信 串行通訊
上傳時(shí)間： 2013-11-23
上傳用戶：xuanjie
并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)
標(biāo)簽： 并行數(shù)據(jù) 串行數(shù)據(jù) 轉(zhuǎn)換
上傳時(shí)間： 2013-10-09
上傳用戶：liu123
VC++6.0行號(hào)顯示工具帶使用說(shuō)明LineNumberAddin
標(biāo)簽： LineNumberAddin 6.0 VC 使用說(shuō)明
上傳時(shí)間： 2013-10-21
上傳用戶：songyue1991
VC++6.0行號(hào)顯示工具帶使用說(shuō)明LineNumberAddin
標(biāo)簽： LineNumberAddin 6.0 VC 使用說(shuō)明
上傳時(shí)間： 2013-11-07
上傳用戶：ysystc699
為實(shí)現(xiàn)某專(zhuān)用接口裝置的接口功能檢測(cè)，文中詳細(xì)地介紹了一種34位串行碼的編碼方式，并基于FPGA芯片設(shè)計(jì)了該類(lèi)型編碼的接收、發(fā)送電路。重點(diǎn)分析了電路各模塊的設(shè)計(jì)思路。電路采用SOPC模塊作為中心控制器，設(shè)計(jì)簡(jiǎn)潔、可靠。試驗(yàn)表明：該設(shè)計(jì)系統(tǒng)運(yùn)行正常、穩(wěn)定。
標(biāo)簽： FPGA 串行 編碼 信號(hào)設(shè)計(jì)
上傳時(shí)間： 2013-10-09
上傳用戶：小寶愛(ài)考拉
本文介紹了AT24C01系列二線制串行EEPROM的使用方法及串行EEPROM與單片機(jī)的軟件接口，簡(jiǎn)要說(shuō)明其在電機(jī)控制中保存控制參數(shù)的應(yīng)用
上傳時(shí)間： 2013-11-21
上傳用戶：lps11188
采用Xlinx公司的Virtex5系列FPGA設(shè)計(jì)了一個(gè)用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊,并解決了該模塊實(shí)現(xiàn)中的關(guān)鍵問(wèn)題.該交換模塊實(shí)現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換,實(shí)現(xiàn)了單字讀寫(xiě)以及DMA操作,并提供高速穩(wěn)定的傳輸帶寬.
標(biāo)簽： FPGA 高速串行 模塊 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-19
上傳用戶：angle
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專(zhuān)有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
