提供tiff檔案的讀取與轉換！內(nèi)含lib與dll及標題檔等資料供設計者參考！
標簽： tiff lib dll
上傳時間： 2016-08-11
上傳用戶：王小奇
資料壓縮技術與應用-變動長度編碼壓縮及解壓縮(Run Length Encoding) 整數(shù)採用固定長度一個位元組表示法 對於只出現(xiàn)一次的位元組S亦用iS取代
標簽： Encoding Length Run 表示法
上傳時間： 2016-08-15
上傳用戶：GavinNeko
資料壓縮技術與應用-變動長度編碼壓縮(Run Length Encoding)~ 整數(shù)採用固定長度一個位元組表示法~ 對於只出現(xiàn)一次的位元組S亦用iS取代~
上傳用戶：asdfasdfd
內(nèi)容為DEV C++物件導向程式設計的PPT,說明淺顯易懂,希望對各位有所幫助
標簽： DEV 程式
上傳時間： 2014-08-09
上傳用戶：qunquan
在做2維度樣本分類的過程中,若我們能事先畫出訓練樣本在空間中的分散情形,這將有助於我們在設定SVM分類器的參數(shù)C的取值範圍. 例如:若畫出的訓練樣本的散佈較分散,我們可以得知此時採用的參數(shù)值可以取在較大的範圍. 所以本程式也是讓想要畫出資料樣本在平面的散佈情形者之一各可行工具.
標簽： SVM 分 分散
上傳時間： 2016-08-19
上傳用戶：sy_jiadeyi
點對點資訊分享系統(tǒng)在有線及無線網(wǎng)路上之設計與實作
標簽： 分 系統(tǒng) 無線
上傳時間： 2013-12-02
上傳用戶：壞天使kk
多工器ｖｅｒｉｌｏｇ設計1對多快速解碼提供控制功能
標簽： 控制功能
上傳時間： 2014-01-16
verilog除頻器可用於編碼段運用可以穩(wěn)定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
ｖｅｒｉｌｏｇ實現(xiàn)算術運算後利用7段顯示器將結果輸出
標簽：
上傳時間： 2014-01-05
上傳用戶：牛布牛
使用Verilog HDL 實現(xiàn)AES硬體加解密
標簽： Verilog HDL AES 加解密
上傳時間： 2016-08-25
上傳用戶：gdgzhym
蟲蟲下載站版權所有 京ICP備2021023401號-1
