數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。 本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。
上傳時間： 2013-06-01
上傳用戶：lanwei
隨著現代互聯網規模的不斷擴大，網絡數據流量迅速增長，傳統的路由器已經無法滿足網絡的交換和路由需求。當前，新一代路由器普遍利用了交換式路由技術，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器，可編程器件各自的特點，采用了基于ASIC，FPGA，CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現，使得路由器的性能大大提高。但是，這種路由器主要滿足數據業務(文字，圖象)的傳送要求，不能解決全業務(語音，數據，視頻)數據傳送的需要。隨著網絡規模的擴大，矛盾越來越突出，而基于網絡處理器技術的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器，采用交換FPGA芯片硬件實現的方式，對路由器內部各種單播、多播數據包進行路由轉發，實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點，分析研究了傳統交換FPGA所采用的交換算法，針對簡單FIFO算法所產生的線頭阻塞現象，結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據實際設計中各外圍接口芯片，給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案，有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式，結合FPGA內部部分關鍵模塊的功能特點及性能要求，給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現，滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。
上傳時間： 2013-04-24
上傳用戶：牛布牛
軟件無線電是無線通信領域繼固定到移動、模擬到數字之后的第三次革命，是目前乃至未來的無線電領域的技術發展方向，它在提高系統靈活性上有無可比擬的優勢，是實現未來無線通信系統的有效手段。擴頻通信具有卓越的抗干擾和保密性能。擴頻通信相對于傳統的窄帶通信，在頻譜利用率上也有明顯的優勢，是未來無線通信系統中的關鍵技術，直接序列擴頻則是其中在民用領域使用最多的一種擴頻技術。FPGA在分布式計算、并行處理、流水線結構上有獨特的優勢，自然成為設計擴頻軟件無線電系統的首選技術之一。 首先介紹了軟件無線電的理論基礎，并分析了它的硬件結構和技術關鍵。軟件無線電的關鍵思路在于構建一個通用的強大的硬件平臺，這也正是本課題的主要工作之一。而后，重點介紹了直序擴頻的理論基礎。對于發射機，其中最關鍵的是尋找一種相關特性卓越的偽隨機序列，本課題主要對m序列、OVSF碼和Gold碼進行了深入研究。最后，詳述了基于DDFS的數字調制技術和FPGA技術。 基于以上理論基礎研究，根據軟件無線電硬件結構，開發了基于Altera公司Cyclone系列FPGA的硬件平臺。該平臺具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴展口和SDRAM，考慮到通用性，設計中加入了足以開發出接收機的兩路40Mbps的高速ADC。FPGA的代碼開發也是核心內容，本課題編寫了大量相應的代碼，包括加擴模塊（含偽隨機序列發生器）、基于DDFS的數字調制模塊以及串口通信模塊、LCD驅動模塊，SDRAM Controller、ADC驅動模塊，并編寫了相應的測試代碼。整個系統測試通過。關于硬件平臺設計和代碼開發，在本文第三章和第四章詳細介紹。 總體說來，本課題基于現有的理論發展，在充分理解相關理論的前提下，將主要經歷集中于具體應用的研究與開發，并取得了一定的成果。
上傳時間： 2013-06-27
上傳用戶：xauthu
基于布里淵散射的分布式光纖傳感器是當前國內外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用；布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中，入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數值計算，并用Matlab模擬計算過程，對布里淵散射信號進行分析。 根據布里淵散射信號的特點，我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現，我們在Stratix FPGA上實現了基于Morlet小波變換的DSP算法的硬件電路設計。 最后，在此基礎上，我們對電路功能進行實際的仿真和驗證，并和Matlab得到結果進行比較和分析。
上傳時間： 2013-07-22
上傳用戶：牛布牛
多路電壓采集系統一、實驗目的１．熟悉可編程芯片ADC0809，8253的工作過程，掌握它們的編程方法。２．加深對所學知識的理解并學會應用所學的知識，達到在應用中掌握知識的
上傳時間： 2013-06-30
上傳用戶：cursor
詳細的理論分析，可以對模擬電路的理論知識有較為全面透徹的了解
上傳時間： 2013-04-24
上傳用戶：aappkkee
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-07-06
上傳用戶：eclipse
本文研究了藍牙的跳頻算法，結合SystemView和Matlab兩種軟件，對其跳頻內核進行仿真和分析。同時，對一種特別用于藍牙的跳頻改進方案——鏈路狀態歷史紀錄表的方法進行研究。關鍵字： 藍牙
上傳時間： 2013-07-06
上傳用戶：小草123
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
