是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術概略
標簽： Cisco
上傳時間： 2016-04-26
上傳用戶：weixiao99
這是個類似華容道的拼圖游戲，目的是把大的方塊移動到窗口的下方。
標簽：
上傳時間： 2013-11-29
上傳用戶：我干你啊
華容道可以自己設計地圖，特別好玩，如果不會可以自動解題。本人極力推薦
標簽： 地圖
上傳時間： 2013-12-20
上傳用戶：D&L37
介 紹 了如 何 修 改 及 創 建 注 冊 表 項 的功 能
上傳時間： 2014-01-23
上傳用戶：youth25
是學習LINUX必讀的一個源碼包和2.6內核相比可讀性更強更容于理解
標簽： LINUX 2.6 源碼 內核
上傳時間： 2014-08-14
上傳用戶：498732662
ARM 的基本組合語言介紹~裡面從簡到的到進階的~都有範例...蠻淺顯易懂的
標簽： ARM
上傳時間： 2013-11-25
上傳用戶：moshushi0009
DOS基礎教程,入門的.簡單容易懂,讓你輕松學會DOS
標簽： DOS 基礎教程
上傳時間： 2016-05-04
上傳用戶：wangyi39
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳用戶：wyc199288
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
蟲蟲下載站版權所有 京ICP備2021023401號-1
