特點 精確度0.05%滿刻度 ±1位數(shù) 顯示范圍-19999-99999可任意規(guī)劃 可直接量測直流4至20mA電流,無需另接輔助電源 尺寸小(24x48x50mm),穩(wěn)定性高 分離式端子,配線容易 CE 認(rèn)證 主要規(guī)格 輔助電源: None 精確度: 0.05% F.S. ±1 digit(DC) 輸入抗阻: approx. 250 ohm with 20mA input 輸入電壓降: max. DC5V with 20mA input 最大過載能力: < ±50mA 取樣時間: 2.5 cycles/sec. 顯示值范圍: -19999 - 99999 digit adjustable 歸零調(diào)整范圍: -999-999 digit adjustable 最大值調(diào)整范圍: -999-999 digit adjustable 過載顯示: " doFL " or "-doFL" 極性顯示: " 一 " for negative readings 顯示幕 : Brigh Red LEDs high 8.6mm(.338") 溫度系數(shù) : 50ppm/℃ (0-50℃) 參數(shù)設(shè)定方式: Touch switches 記憶型式: Non-volatile E2 外殼材料: ABS 絕緣耐壓能力: 2KVac/1 min. (input/case) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) 外型尺寸: 24x48x50mm CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-10-09
上傳用戶：lhuqi
設(shè)計了一種新型結(jié)構(gòu)的體硅工藝梳齒電容式加速度計,該設(shè)計采用2個檢測質(zhì)量塊,分別檢測水平方向和垂直方向的加速度。x,y水平方向不對稱梳齒的設(shè)計,消除了z軸對水平軸向加速度的干擾,同時z軸支撐梁的設(shè)計,解決了水平軸向?qū)軸的干擾。
上傳時間： 2013-10-13
上傳用戶：1142895891
現(xiàn)代芯片設(shè)計中，隨著電子元器件的集成度不斷地提高，新一代的航空電子綜合系統(tǒng)對數(shù)據(jù)通信的可靠性要求也不斷地提高，如實時雷達圖像信號注入到數(shù)字地圖系統(tǒng)、消息等待延遲等保證實時信息能及時交換、強的容錯和重構(gòu)能力要求系統(tǒng)消除可能存在危及整個系統(tǒng)生存的單點故障等，保證系統(tǒng)正常運轉(zhuǎn)。本文介紹了幾種常用的航空總線，并重點介紹了ARINC659總線在數(shù)據(jù)傳輸中關(guān)于提高數(shù)據(jù)可靠性的設(shè)計。
標(biāo)簽： 航空總線 數(shù)據(jù)可靠性
上傳時間： 2013-11-09
上傳用戶：dbs012280
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認(rèn)情況下生成*.hex 的可執(zhí)行文件，但是當(dāng)我們要生成*.bin 的可執(zhí)行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉(zhuǎn)換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉(zhuǎn)換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標(biāo)簽頁；3. 構(gòu)選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認(rèn)的輸出為文本格式)--nodebug 在生成的映象中不包含調(diào)試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節(jié)的位十六進制格式的文件t--base addr 設(shè)置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標(biāo)志-v 打印詳細(xì)信息-a 打印數(shù)據(jù)地址(針對帶調(diào)試信息的映象)-d 打印數(shù)據(jù)段的內(nèi)容-e 打印表達式表print exception tables-f 打印消除虛函數(shù)的信息-g 打印調(diào)試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態(tài)段的內(nèi)容-z 打印代碼和數(shù)據(jù)大小的信息
標(biāo)簽： MDK bin 可執(zhí)行文件
上傳時間： 2013-12-17
上傳用戶：AbuGe
本技術(shù)文章將介紹如何運用 NI LabVIEW FPGA 來設(shè)計並客製化個人的 RF 儀器，同時探索軟體設(shè)計儀器可為測試系統(tǒng)所提供的優(yōu)勢。
上傳時間： 2013-11-24
上傳用戶：toyoad
SDH傳輸系統(tǒng)光接口 SDH光接口的分類及應(yīng)用代碼 應(yīng)用代碼的表達方式：X-Y.Z，如：V-64.2、S-64.1
標(biāo)簽： 傳輸系統(tǒng) 數(shù)字接口 光接口
上傳時間： 2013-11-22
上傳用戶：非洲之星
通過比較各種隔離數(shù)字通信的特點和應(yīng)用范圍，指出塑料光纖在隔離數(shù)字通信中的優(yōu)勢。使用已經(jīng)標(biāo)準(zhǔn)化的TOSLINK接口，有利于節(jié)省硬件開發(fā)成本和簡化設(shè)計難度。給出了塑料光纖的硬件驅(qū)動電路，說明設(shè)計過程中的注意事項，對光收發(fā)模塊的電壓特性和頻率特性進行全面試驗，并給出SPI口使用塑料光纖隔離通信的典型應(yīng)用電路圖。試驗結(jié)果表明，該設(shè)計可為電力現(xiàn)場、電力電子及儀器儀表的設(shè)計提供參考。 Abstract: y comparing characteristics and applications area of various isolated digital communications， this article indicates advantages of plastic optical fiber in isolated digital communications. Using the standardized TOSLINK interface， it helps to control costs and difficulty in hardware development and design. Then it gives the hardware driver circuit of plastic optical fiber module， explains the noticed details in design process， gives results on the basis of the optical transceiver module voltage characteristics and frequency characteristics tests. Finally，it gives typical application circuit of the SPI communication port by using plastic optical fiber isolation .The results show that this design can be referenced for the power field， power electronics and instrumentation design.
標(biāo)簽： 塑料光纖 高壓隔離 通信 接口設(shè)計
上傳時間： 2014-01-10
上傳用戶：gundan
全面介紹ICT測試技術(shù)
標(biāo)簽： ICT
上傳時間： 2013-11-18
上傳用戶：lchjng
全面介紹ICT測試技術(shù)
標(biāo)簽： ICT
上傳時間： 2013-11-07
上傳用戶：xfbs821
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-21
上傳用戶：wxqman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
