久久午夜羞羞影院免费观看,欧美影院精品一区,日韩三级精品

產(chǎn)品硬件

基于DSPFPGA的圖像處理電路板硬件設(shè)計(jì)

波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號(hào)處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來(lái)越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中，對(duì)CCD傳來(lái)的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性，那么后續(xù)的處理過(guò)程都無(wú)從談起。因此，研制高性能的圖像處理平臺(tái)，對(duì)波前處理機(jī)性能的提高具有十分重要的意義。論文介紹了本研究課題的背景以及國(guó)內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專(zhuān)用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過(guò)分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢(shì)，能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能，同時(shí)也最大可能地降低成本。論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問(wèn)題。論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過(guò)程中，針對(duì)高速電路設(shè)計(jì)中易出現(xiàn)的問(wèn)題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問(wèn)題，包括反射、串?dāng)_等，說(shuō)明了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問(wèn)題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時(shí)序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。論文最后描述了硬件系統(tǒng)的測(cè)試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號(hào)處理算法程序，保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)；性?xún)r(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。

標(biāo)簽： DSPFPGA 圖像處理電路板硬件設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：firstbyte
stm32硬件開(kāi)發(fā)實(shí)用指南

這份應(yīng)用筆記描述了stm32硬件實(shí)現(xiàn)特性如電源提供，時(shí)鐘管理，重置控制，啟動(dòng)模式的設(shè)置和調(diào)試管理。

標(biāo)簽： stm 32 硬件開(kāi)發(fā)

上傳時(shí)間： 2013-06-29

上傳用戶(hù)：mhp0114
指紋識(shí)別認(rèn)證算法硬件實(shí)現(xiàn)

指紋識(shí)別作為生物特征識(shí)別的一種，在身份識(shí)別上有著其他手段不可比擬的優(yōu)越性：人的指紋具有唯一性和穩(wěn)定性；隨著指紋傳感器性能的提高和價(jià)格的降低．指紋的采集相對(duì)容易；指紋識(shí)別算法已經(jīng)比較成熟

標(biāo)簽： 指紋識(shí)別算法硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-07-28

上傳用戶(hù)：chongcongying
用FPGA實(shí)現(xiàn)帶硬件浮點(diǎn)運(yùn)算器的8051

8051系列是至今為止最成功的單片機(jī)之一，在FPGA平臺(tái)上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對(duì)其在SoC及專(zhuān)用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu)，包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊，每個(gè)模塊的功能與設(shè)計(jì)，同時(shí)也介紹了如何設(shè)計(jì)流水線來(lái)加速8051的處理速度。對(duì)于浮點(diǎn)運(yùn)算器，文章介紹了IEEE浮點(diǎn)數(shù)的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點(diǎn)運(yùn)算器設(shè)計(jì)的時(shí)候首先是給出了模塊的劃分及其實(shí)現(xiàn)的功能，然后以生動(dòng)的實(shí)例介紹了加減乘除四種浮點(diǎn)運(yùn)算的算法。在介紹完8051與浮點(diǎn)運(yùn)算器設(shè)計(jì)以后，文章介紹了如何將浮點(diǎn)運(yùn)算器集成到8051上，包括硬件上的數(shù)據(jù)線接口和控制線接口，以及軟件中如何運(yùn)用硬件浮點(diǎn)運(yùn)算器。最后文章給出了此設(shè)計(jì)在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗(yàn)證過(guò)程，可以清楚地看到，與KeilC51軟件庫(kù)的浮點(diǎn)運(yùn)算相比，加法運(yùn)算從186個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，減法運(yùn)算從200個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，乘法運(yùn)算從241個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，而除法則由原來(lái)的¨lO個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期，可見(jiàn)硬件浮點(diǎn)運(yùn)算器使8051在運(yùn)算能力上有了質(zhì)的提高。筆者也在“Google”和“百度”搜索引擎上，以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過(guò)，都沒(méi)有發(fā)現(xiàn)有類(lèi)似的設(shè)計(jì)，帶硬件浮點(diǎn)運(yùn)算器的8051可謂是一次創(chuàng)新，希望在實(shí)際應(yīng)用中能有用武之地。

標(biāo)簽： FPGA 8051 硬件浮點(diǎn)運(yùn)算器

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：13081287919
freescale單片機(jī)硬件設(shè)計(jì)

freescale單片機(jī)硬件設(shè)計(jì)freescale單片機(jī)硬件設(shè)計(jì)freescale單片機(jī)硬件設(shè)計(jì)

標(biāo)簽： freescale 單片機(jī) 硬件設(shè)計(jì)

上傳時(shí)間： 2013-07-21

上傳用戶(hù)：tuilp1a
瑞薩單片機(jī)硬件和軟件手冊(cè)

介紹瑞薩單片機(jī)硬件開(kāi)發(fā)及其應(yīng)用和軟件手冊(cè)

標(biāo)簽： 瑞薩單片機(jī)硬件軟件

上傳時(shí)間： 2013-06-20

上傳用戶(hù)：fywz
圖像處理算法研究及硬件設(shè)計(jì)

隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專(zhuān)用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。

標(biāo)簽： 圖像處理算法研究硬件設(shè)計(jì)

上傳時(shí)間： 2013-05-30

上傳用戶(hù)：水瓶kmoon5
硬件測(cè)試資料

\培訓(xùn)資料\射頻硬件知識(shí)\硬件測(cè)試技術(shù)似懂非懂

標(biāo)簽： 硬件測(cè)試

上傳時(shí)間： 2013-08-05

上傳用戶(hù)：Wwill
基于FPGA的遺傳算法硬件實(shí)現(xiàn)研究

遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫(xiě)源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。

標(biāo)簽： FPGA 算法硬件實(shí)現(xiàn)研究

上傳時(shí)間： 2013-07-22

上傳用戶(hù)：誰(shuí)偷了我的麥兜
車(chē)牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)

隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱(chēng)ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車(chē)牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱(chēng)LPR)是其核心技術(shù)。車(chē)牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車(chē)牌識(shí)別算法兩個(gè)部分組成。由于車(chē)牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車(chē)牌定位成為車(chē)牌識(shí)別系統(tǒng)的難點(diǎn)。本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開(kāi)發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車(chē)牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開(kāi)發(fā)。 (2) 在軟件開(kāi)發(fā)方面：完成Philips公司的SAA7113H的配置代碼開(kāi)發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開(kāi)發(fā)。該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車(chē)牌識(shí)別算法的實(shí)現(xiàn)。目前，嵌入式車(chē)牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開(kāi)發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車(chē)牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車(chē)牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。

標(biāo)簽： 車(chē)牌識(shí)別系統(tǒng) 硬件設(shè)計(jì)

上傳時(shí)間： 2013-07-30

上傳用戶(hù)：gdgzhym