在LED太陽能路燈系統(tǒng)中，本方案用于跟蹤太陽能電池板的最大功率，以最大效率為蓄電池充電。基于MPPT控制器NCP1294的參考設(shè)計(jì)最大功率點(diǎn)追蹤誤差小于5%，可以為串聯(lián)或并聯(lián)的四個電池充電，能配置10W到30W的太陽能電池板。MPPT控制器即最大功率點(diǎn)跟蹤控制器。
上傳時間： 2013-10-31
上傳用戶：JIMMYCB001
本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內(nèi)容包括：低失真調(diào)整器、步減控制器、集成FET轉(zhuǎn)換器、低功率集成FET轉(zhuǎn)換器等。
標(biāo)簽： Xilinx Altera FPGA 電源管理
上傳時間： 2013-11-07
上傳用戶：363186
為實(shí)現(xiàn)對低功耗負(fù)載的微波供電，設(shè)計(jì)了應(yīng)用于2.45 GHz的微帶整流天線。在接收天線設(shè)計(jì)中，引入了光子晶體（PBG）結(jié)構(gòu)，提高了接收天線的增益和方向性；在低通濾波器部分引入了缺陷地式（DGS）結(jié)構(gòu)，以相對簡單的結(jié)構(gòu)實(shí)現(xiàn)了2.8 GHz低通濾波器特性；最后通過ADS軟件設(shè)計(jì)得出了用于微帶傳輸線與整流二極管間的匹配電路。將接收天線、低通濾波器和整流電路三部分微帶電路進(jìn)行整合，完成整流天線的設(shè)計(jì)。通過實(shí)驗(yàn)測試，該整流天線的增益為4.29 dBi，最高整流效率為63%。通過引入光子晶體結(jié)構(gòu)和缺陷地式結(jié)構(gòu)，在保證整流天線增益和整流效率的基礎(chǔ)上，有效地減小了天線的尺寸，簡化了設(shè)計(jì)方法。
標(biāo)簽： 2.45 GHz 應(yīng)用于 天線設(shè)計(jì)
上傳時間： 2013-10-29
上傳用戶：cjf0304
為了提高中小型制造企業(yè)的刀具管理水平，對刀具的自動識別與追蹤技術(shù)進(jìn)行了研究，最終確定Data Matrix二維碼用于刀具的自動識別與追蹤技術(shù)。實(shí)際應(yīng)用表明，該技術(shù)優(yōu)化了刀具資源管理過程，諸如減少刀具的加工準(zhǔn)備時間等，加強(qiáng)了企業(yè)底層資源信息的采集與處理能力，降低了企業(yè)用刀成本，最終提高了企業(yè)生產(chǎn)率和綜合競爭力。
上傳時間： 2013-12-20
上傳用戶：huaidan
運(yùn)放用于傳感器信號調(diào)理
標(biāo)簽： Walt Jung 運(yùn)放 傳感器
上傳時間： 2014-12-29
上傳用戶：er1219
在對低噪聲CMOS圖像傳感器的研究中，除需關(guān)注其噪聲外，目前數(shù)字化也是它的一個重要的研究和設(shè)計(jì)方向，設(shè)計(jì)了一種可用于低噪聲CMOS圖像傳感器的12 bit，10 Msps的流水線型ADC，并基于0.5 ?滋m標(biāo)準(zhǔn)CMOS工藝進(jìn)行了流片。最后，通過在PCB測試版上用本文設(shè)計(jì)的ADC實(shí)現(xiàn)了模擬輸出的低噪聲CMOS圖像傳感器的模數(shù)轉(zhuǎn)換，并基于自主開發(fā)的成像測試系統(tǒng)進(jìn)行了成像驗(yàn)證，結(jié)果表明，成像畫面清晰，該ADC可作為低噪聲CMOS圖像傳感器的芯片級模數(shù)轉(zhuǎn)換器應(yīng)用。
上傳時間： 2013-11-19
上傳用戶：xz85592677
該文提出一種新的用于確保音頻作品可信性的脆弱水印算法。心理聲學(xué)模型控制音頻信號的小波包分解和小波包域內(nèi)水印的嵌入量, 增強(qiáng)了水印嵌入的透明度和靈活性。與現(xiàn)有算法不同, 該算法在單一系數(shù)上嵌入多位水印, 可以更加準(zhǔn)確地反映篡改的程度。
上傳時間： 2013-10-09
上傳用戶：7891
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正?？▔壕嚯x為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對角處,為2個或4個,同時MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對稱設(shè)計(jì),一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補(bǔ)強(qiáng)邊. 5.陰陽板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對角處,為2個或4個,同時MARK點(diǎn)面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對稱設(shè)計(jì),一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時間： 2013-10-15
上傳用戶：3294322651
本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內(nèi)容包括：低失真調(diào)整器、步減控制器、集成FET轉(zhuǎn)換器、低功率集成FET轉(zhuǎn)換器等。
標(biāo)簽： Xilinx Altera FPGA 電源管理
上傳時間： 2015-01-01
上傳用戶：xz85592677
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
