該文著重研究了稀土永磁(REPM)無刷直流電動(dòng)機(jī)(BLDCM)的高性能控制技術(shù).在全面分析了稀土永磁無刷直流電動(dòng)機(jī)的結(jié)構(gòu)特點(diǎn)、工作原理、運(yùn)行方式以及外部特性的基礎(chǔ)上,通過系統(tǒng)建模和數(shù)字仿真分析,分別針對(duì)航空低壓直流(LVDC)和高壓直流(HVDC)兩種電動(dòng)機(jī)構(gòu)用永磁無刷電動(dòng)機(jī),在小范圍轉(zhuǎn)速連續(xù)調(diào)節(jié)下的閉環(huán)穩(wěn)速控制技術(shù)進(jìn)行了詳細(xì)理論研究,提出了利用轉(zhuǎn)子位置傳感器信號(hào)間接測(cè)量電機(jī)轉(zhuǎn)速進(jìn)行電機(jī)轉(zhuǎn)速閉環(huán)穩(wěn)速控制的策略.同時(shí)就兩套無刷直流電動(dòng)機(jī)控制器的硬件電路和軟件程序問題進(jìn)行了重點(diǎn)工程設(shè)計(jì),采用了高性能的AT89C2051和AT89C51單片機(jī)作為微處理器,用數(shù)字軟件技術(shù)對(duì)電機(jī)進(jìn)行調(diào)速和轉(zhuǎn)速閉環(huán)控制,使電機(jī)在一定范圍內(nèi)能夠進(jìn)行精確調(diào)速和速度穩(wěn)定控制.通過優(yōu)化設(shè)計(jì)、軟硬件結(jié)合,實(shí)現(xiàn)了控制器小型化,提高了控制器可靠性,減小了體積與重量.永磁無刷直流電動(dòng)機(jī)控制器樣機(jī)的測(cè)試結(jié)果表明:電機(jī)轉(zhuǎn)速可在要求范圍內(nèi)連續(xù)調(diào)節(jié),在幾乎三倍的額定轉(zhuǎn)矩范圍內(nèi),電機(jī)轉(zhuǎn)速在設(shè)定值下可保持高于指標(biāo)精度的穩(wěn)定工作,控制器之間通用性強(qiáng)、散熱可靠.
標(biāo)簽：
電動(dòng)
機(jī)構(gòu)
無刷直流電動(dòng)機(jī)
控制
上傳時(shí)間：
2013-07-03
上傳用戶：chens000
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽：
FPGA
多路
傳輸
片的設(shè)計(jì)
上傳時(shí)間：
2013-07-16
上傳用戶：asdkin
