<option id="wkgeg"></option>
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調(diào)速,進行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!
標簽： Verilog FPGA PWM 語言
上傳時間： 2013-08-16
上傳用戶：梧桐
用FPGA設(shè)計數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n
標簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時間： 2013-08-18
上傳用戶：青春給了作業(yè)95
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
標簽： Verilog HDL 語言 編寫
上傳時間： 2013-08-19
上傳用戶：alex wang
用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享
標簽： VHDL FPGA 語言 浮點運算
上傳用戶：epson850
一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標簽： VHDL CAN 硬件 程序
上傳時間： 2013-08-20
上傳用戶：jiiszha
FPGA視頻控制器設(shè)計,FED驅(qū)動控制系統(tǒng)的研制與FPGA設(shè)計\r\n
標簽： FPGA FED 視頻 制器設(shè)計
上傳用戶：阿四AIR
用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標簽： VHDL 語言 上傳時間： 2013-08-20
上傳用戶：liuqy
FPGA可促進嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標簽： FPGA 嵌入式 系統(tǒng) 性能
上傳用戶：liuwei6419
用CPLD實現(xiàn)DSP與PLX9054之間的連接，可以參考
標簽： CPLD 9054 DSP PLX
上傳用戶：18862121743
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
