隨著物理治療在現(xiàn)代醫(yī)學(xué)中越來越廣泛的應(yīng)用，電療、光療以及磁療等物理治療設(shè)備的研究逐步受到人們的重視。短波治療是一種高頻電療法，具有消除組織炎癥、促進(jìn)細(xì)胞代謝等顯著作用。目前，市場上短波治療設(shè)備般基于多級放大的原理，具有效率低、損耗大等缺點(diǎn)，因此，設(shè)計(jì)一種高效、低損耗的短波治療設(shè)備具有重要的研究意義本課題設(shè)計(jì)一款短波治療儀設(shè)備。該系統(tǒng)利用E類高效功放電路作為射頻信號源，通過 Pspice軟件將設(shè)計(jì)的E類功放仿真驗(yàn)證，實(shí)現(xiàn)輸出頻率為2712MHz，輸出最大功率50W的射頻信號源發(fā)生電路。系統(tǒng)利用電壓和電流互感耦合器以及檢波電路設(shè)計(jì)一種駐波比檢測電路，經(jīng)驗(yàn)證達(dá)到很好的檢測效果。在阻抗自動匹配電路模塊中，通過繼電器控制T型匹配網(wǎng)絡(luò)中串聯(lián)以及并聯(lián)的電容陣列，實(shí)現(xiàn)阻抗的自動匹配，并利用 Matlab對r型匹配網(wǎng)絡(luò)的匹配區(qū)域進(jìn)行仿真驗(yàn)證。中央處理器部分電路作為控制單元，將駐波比檢測電路中檢測到的電壓駐波比進(jìn)行處理，根據(jù)處理結(jié)果去調(diào)整繼電器開關(guān)狀態(tài)，從而對匹配網(wǎng)絡(luò)的匹配狀況進(jìn)行實(shí)時調(diào)整。在射頻信號源和匹配網(wǎng)絡(luò)之間，利用傳輸線變壓器對射頻信號源和輸出進(jìn)行電器隔離。此外，設(shè)計(jì)一種基于分步原理的阻抗匹配方法，在保證匹配速度的同時，也確保了匹配精度達(dá)到較好的匹配效果。最后，對短波治療儀整體設(shè)備進(jìn)行測試，結(jié)果表明該短波治療儀電路達(dá)到預(yù)期設(shè)計(jì)目標(biāo).關(guān)鍵詞：E類功率放大；駐波比檢測；自動阻抗匹配；匹配網(wǎng)絡(luò)；阻抗匹配算法
標(biāo)簽： 短波治療儀 功放
上傳時間： 2022-03-24
上傳用戶：XuVshu
1.1 設(shè)計(jì)總體要求（1）熟悉整流和觸發(fā)電路的基本原理，能夠運(yùn)用所學(xué)的理論知識分析設(shè)計(jì)任務(wù)。（2）掌握基本電路的數(shù)據(jù)分析、處理；描繪波形并加以判斷。（3）能正確設(shè)計(jì)電路，畫出線路圖，分析電路原理。4）按時參加課程設(shè)計(jì)指導(dǎo)，定期匯報(bào)課程設(shè)計(jì)進(jìn)展情況。（5）廣泛收集相關(guān)技術(shù)資料。（6）獨(dú)立思考，刻苦鉆研，嚴(yán)禁抄襲（7）按時完成課程設(shè)計(jì)任務(wù)，認(rèn)真、正確地書寫課程設(shè)計(jì)報(bào)告。8）培養(yǎng)實(shí)事求是、嚴(yán)謹(jǐn)?shù)墓ぷ鲬B(tài)度和認(rèn)真的工作作風(fēng)。1.2 設(shè)計(jì)課題任務(wù)及要求設(shè)計(jì)一個IGBT升壓斬波電路設(shè)計(jì)（純電阻負(fù)載），要求1、輸入直流電壓：Ud-50V；2、輸出功率：300W；3、開關(guān)頻率：5KHz；5、輸出電壓脈率：小于10%.1.3 設(shè)計(jì)方案與總體框圖斬波電路一般主要可分為主電路模塊，控制電路模塊和驅(qū)動電路模塊三部分組成。其中，主電路模塊主要由電源變壓器、整流電路、濾波電路和直流斬波電路組成，其中主要由全控器件IGBT的開通與關(guān)斷的時間占空比來決定輸出電壓U的大小。控制與驅(qū)動電路模塊：用直接產(chǎn)生PWM的專用芯片SG3525產(chǎn)生PWM信號送給驅(qū)動電路，經(jīng)驅(qū)動電路來控制IGBT的開通與關(guān)斷。電路模塊：驅(qū)動電路把控制信號轉(zhuǎn)換為加在IGBT控制端和公共端之間，用來驅(qū)動1GBT的開通與關(guān)斷。驅(qū)動電路模塊：控制電路中的保護(hù)電路是用來保護(hù)電路的，防止電路產(chǎn)生過電流現(xiàn)象損害電路設(shè)備。
標(biāo)簽： igbt 升壓斬波電路
上傳時間： 2022-06-19
上傳用戶：
IGBT直流斬波電路的設(shè)計(jì)1設(shè)計(jì)原理分析1.1總體結(jié)構(gòu)分析直流斬波電路的功能是將直流電變?yōu)榱硪还潭妷夯蚩烧{(diào)電壓的直流電。它在電源的設(shè)計(jì)上有很重要的應(yīng)用。一般來說，斬波電路的實(shí)現(xiàn)都要依靠全控型器件。在這里，我所設(shè)計(jì)的是基于IGBT的降壓斬波短路。直流降壓斬波電路主要分為三個部分，分別為主電路模塊，控制電路模塊和驅(qū)動電路模塊。電路的結(jié)構(gòu)框圖如下圖（圖1）所示。除了上述主要結(jié)構(gòu)之外，還必須考慮電路中電力電子器件的保護(hù)，以及控制電路與主電路的電器隔離。1.2主電路的設(shè)計(jì)主電路是整個斬波電路的核心，降壓過程就由此模塊完成。其原理圖如圖2所示。如圖，IGBT在控制信號的作用下開通與關(guān)斷。開通時，二極管截止，電流io流過大電感L，電源給電感充電，同時為負(fù)載供電。而IGBT截止時，電感L開始放電為負(fù)載供電，二極管VD導(dǎo)通，形成回路。IGBT以這種方式不斷重復(fù)開通和關(guān)斷，而電感L足夠大，使得負(fù)載電流連續(xù)，而電壓斷續(xù)。從總體上看，輸出電壓的平均值減小了。輸出電壓與輸入電壓之比a由控制信號的占空比來決定。這也就是降壓斬波電路的工作原理。降壓斬波的典型波形如下圖所示。
標(biāo)簽： igbt 直流斬波電路
上傳時間： 2022-06-20
蓄電池組已越來越廣泛地應(yīng)用于交通運(yùn)輸、電力、通信等諸多領(lǐng)域和部門，其壽命直接關(guān)系到能源的有效利用以及相應(yīng)系統(tǒng)的整體壽命、可靠性和成本。本課題從提高電池壽命的角度研究串聯(lián)蓄電池組的充電問題，基于前人使用磁放大器作后級調(diào)整的基礎(chǔ)上，提出了一種新穎的基于開關(guān)管MOSFET后級調(diào)整和高頻母線的蓄電池組分布式單體充電方法。所有二次側(cè)電路通過高頻母線的形式共用一個一次側(cè)電路；在兼顧效率、體積和成本的前提下有效的解決了串聯(lián)蓄電池組的充電不均衡問題。 論文對采用雙管正激拓?fù)涞母哳l母線產(chǎn)生電路的設(shè)計(jì)給出了說明；同時也介紹了幾種后級調(diào)整方法及各自優(yōu)缺點(diǎn)。針對后級調(diào)整中的同步問題，提出了幾種產(chǎn)生同步鋸齒波的解決方案。最后利用同步脈沖產(chǎn)生電路，采用最常見的UC3843芯片，產(chǎn)生穩(wěn)定可靠的同步鋸齒波，實(shí)現(xiàn)后級調(diào)整開關(guān)動作與母線方波電壓的同步。并且針對多路后級調(diào)整場合下，采取措施減小了母線電壓毛刺，同時也改善了電流采樣波形。 論文設(shè)計(jì)了一套單體3500mAh、3．7V鋰離子電池組的單體獨(dú)立充電器，以雙管正激電路為原邊電路作為主模塊，次級是以MOSFET作后級調(diào)整電路實(shí)現(xiàn)充電功能作為充電電路模塊。試驗(yàn)中采用了四個充電電路模塊，同時對四個鋰離子電池單體分別獨(dú)立充電。充電電路模塊中，通過控制MOFET開關(guān)，可實(shí)現(xiàn)鋰電池的恒流、恒壓充電和滿充切斷，充電電壓和充電電流可精確控制在1％以內(nèi)。該充電電路并能顯示電池充電狀態(tài)，并在單體充電電路間傳遞充電狀態(tài)信號，最后反饋給母線電路以控制母線電壓輸出的開通與關(guān)斷。特別指出的是該電路的過放電檢測功能，是直接利用電池自身電壓來檢測得出電池自身是否處于過放電狀態(tài)判定信號，并在充電模塊間傳遞，最后得出蓄電池組過放電判定信號。整機(jī)有較低的待機(jī)功耗，并均使用了低成本器件，進(jìn)一步降低了成本。 論文給出了詳細(xì)的設(shè)計(jì)過程，最后通過實(shí)驗(yàn)將該方案與串聯(lián)充電方案比較，驗(yàn)證了該充電方案的可靠性與優(yōu)越性。
標(biāo)簽： 蓄電池組 分布式 充電器
上傳時間： 2013-04-24
上傳用戶：木末花開
本課題為電流型高電壓隔離電源，它是基于交流電流母線的分布式系統(tǒng)，能夠整定短路電流，適應(yīng)高電壓工作環(huán)境的隔離電源。本論文介紹了該課題的應(yīng)用場合，簡要介紹了分布式系統(tǒng)的種類及各自優(yōu)勢，以及已有的電流型副邊穩(wěn)壓電路相關(guān)的研究成果，并在此基礎(chǔ)上提出了本課題的研究目標(biāo)。 本篇論文主要針對課題方案的三個方面進(jìn)行論述，分別闡述如下： 一，母線電流產(chǎn)生系統(tǒng)與電流型副邊開關(guān)電路的匹配問題，包括各部分電路的功能介紹、電流型副邊開關(guān)電路的小信號等效電路的建模、高電壓隔離變壓器及磁元件的選擇； 二，模塊體積小型化有利于高壓部件的設(shè)計(jì)安裝和EMS防護(hù)。為了省去體積較大的輔助電源部分，本課題采用了副邊電路自供電的方式。在低壓自供電方式下，利用比較器、TLA31等器件產(chǎn)生多路同步三角波以及開關(guān)驅(qū)動PWM脈沖。對自供電方式下的三角波振蕩器進(jìn)行比較，并對三角波振蕩器電路模塊進(jìn)行了建模以及系統(tǒng)反饋補(bǔ)償； 三，在本方案中實(shí)現(xiàn)了電流源拓?fù)涞耐秸骷夹g(shù)，利用PMOS管替代續(xù)流二極管，減小了電路的損耗、散熱器的使用以及模塊的體積。 本篇論文對本課題設(shè)計(jì)的核心部分進(jìn)行了比較詳細(xì)的介紹和分析，具體的參數(shù)計(jì)算方法也一一列出。最終，論文以研究目標(biāo)為方向，通過一系列的改進(jìn)措施，基本實(shí)現(xiàn)了課題要求。
標(biāo)簽： 電流型 高電壓 隔離開關(guān)
上傳時間： 2013-06-24
上傳用戶：wmwai1314
本文完成了對MIPS-CPU的指令集確定，流水線與架構(gòu)設(shè)計(jì)，代碼編寫，并且在x86計(jì)算機(jī)上搭建了稱為gccmips_elf的仿真系統(tǒng)，完成了對MIPS-CPU硬件系統(tǒng)的模擬仿真，最終完成FPGA芯片的下載與實(shí)現(xiàn)。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構(gòu)設(shè)計(jì)與5級流水線級數(shù)的確定。制定了整個CPU的主控制模塊的狀態(tài)轉(zhuǎn)移圖；根據(jù)MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應(yīng)的取指，譯碼，產(chǎn)生新的程序存儲器尋址地址，執(zhí)行，數(shù)據(jù)存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執(zhí)行模塊，數(shù)據(jù)回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設(shè)計(jì)。 @@ 重點(diǎn)分析了由于流水線設(shè)計(jì)而引入的競爭與冒險(xiǎn)，分析了在不同流水線階段可能存在的競爭與冒險(xiǎn)，對引起競爭與冒險(xiǎn)的原因進(jìn)行了確定，并通過增加一些電路邏輯來避免競爭與冒險(xiǎn)的發(fā)生，完成了競爭與冒險(xiǎn)檢測電路模塊以及數(shù)據(jù)回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險(xiǎn)的問題，使設(shè)計(jì)的5級流水線得以暢順實(shí)現(xiàn)。 @@ 完成了MIPS-CPU的仿真系統(tǒng)平臺的搭建，該仿真器用來對應(yīng)用程序進(jìn)行編譯，鏈接與執(zhí)行，生成相應(yīng)匯編語言程序以及向量文件(16進(jìn)制機(jī)器碼)；并且同時產(chǎn)生相關(guān)的Modelsim仿真，及Quartus II下載驗(yàn)證的文件。本設(shè)計(jì)利用該仿真系統(tǒng)來評估設(shè)計(jì)的MIPS-CPU的硬件系統(tǒng)，模擬仿真結(jié)果證明本文設(shè)計(jì)的MIPS-CPU可以實(shí)現(xiàn)正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設(shè)計(jì)的同行提供了有益的參考。 @@ 最終將設(shè)計(jì)的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進(jìn)行了編譯與驗(yàn)證，對設(shè)計(jì)的MIPS-CPU的資源使用，關(guān)鍵路徑上的時序，布線情況進(jìn)行了分析，最終完成各個指標(biāo)的檢查，并且借助Quartus II軟件內(nèi)嵌的Signal Tap軟件進(jìn)行軟硬件聯(lián)合調(diào)試，結(jié)果表明設(shè)計(jì)的MIPS-CPU功能正常，滿足約束，指標(biāo)正確。 @@關(guān)鍵詞 MIPS；流水線；競爭與冒險(xiǎn)；仿真器；FPGA
標(biāo)簽： MIPS_CPU FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語言完成了對各個控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。
標(biāo)簽： FPGA VHDL MCS
上傳時間： 2013-05-20
上傳用戶：2525775
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實(shí)現(xiàn)。通過上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語言實(shí)現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實(shí)時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計(jì)可以解決各類系統(tǒng)的應(yīng)用問題，達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級，同時也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
運(yùn)動控制系統(tǒng)是機(jī)器人控制系統(tǒng)的重要組成部分。本文將ARM與CPLD技術(shù)應(yīng)用于機(jī)器人運(yùn)動控制系統(tǒng)，使控制系統(tǒng)更加開放、更加模塊化，同時ARM芯片的高速大容量的數(shù)據(jù)處理能力以及CPLD的高集成度，可編程性，能夠逾越以往控制系統(tǒng)中實(shí)時、高速、高精度的技術(shù)瓶頸. 嵌入式技術(shù)是當(dāng)今最熱門的技術(shù)之一，由于簡潔、高效等優(yōu)點(diǎn)，使得其廣泛應(yīng)用在各個領(lǐng)域；所謂嵌入式系統(tǒng)就是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶的應(yīng)用程序等四個部分組成，用于實(shí)現(xiàn)對其它設(shè)備的控制、監(jiān)視或管理等功能。 本文主要闡述了基于嵌入式處理器S3C44B0X的機(jī)器人控制器的設(shè)計(jì)過程。文章首先介紹了機(jī)器人本體規(guī)劃、嵌入式系統(tǒng)和嵌入式微處理器S3C44B0X的結(jié)構(gòu)特點(diǎn)；接著介紹了基于S3C44B0X的智能控制器的設(shè)計(jì)，包括硬件設(shè)計(jì)和CPLD軟件設(shè)計(jì)。其中控制器硬件平臺擴(kuò)展了外部存儲器、串行口，通過輸出PWM信號進(jìn)入驅(qū)動電路模塊，從而實(shí)現(xiàn)控制機(jī)器人運(yùn)動的目的。在CPLD設(shè)計(jì)過程中，引入JTAG調(diào)試接口，方便系統(tǒng)程序的下載和調(diào)試，通過自上而下、分塊設(shè)計(jì)的思想給出了QUARTUSⅡ設(shè)計(jì)環(huán)境下的軟件代碼。本系統(tǒng)利用不同任務(wù)間的切換來實(shí)現(xiàn)通信過程，而不再采用無操作系統(tǒng)的工程文件的形式，這樣不但有利于項(xiàng)目的調(diào)試，也有利于對其它接口的擴(kuò)展。最后對該控制器進(jìn)行了測試和分析。
標(biāo)簽： CPLD ARM 四足機(jī)器人 嵌入式控制器
上傳時間： 2013-07-19
上傳用戶：Zxcvbnm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="ms4q4"></strike>
