Verilog基本電路設計指導書
標簽： Verilog 基本電路 設計指導
上傳時間： 2013-11-21
上傳用戶：dianxin61
簡單分頻時序邏輯電路設計分頻電路，有圖，有代碼
標簽： 分頻 時序邏輯 電路設計
上傳時間： 2014-01-21
上傳用戶：924484786
電路設計軟件
標簽： 電路設計 軟件
上傳時間： 2013-12-24
上傳用戶：hbsunhui
第8章 FPGA電路設計實例
標簽： FPGA 電路 設計實例
上傳時間： 2013-11-17
上傳用戶：china97wan
《Altium Designer winter 09電路設計教程》
標簽： Designer Altium winter 電路設計
上傳時間： 2013-10-10
上傳用戶：wl9454
Protel99SE電路設計技術入門與應用_10440559.pdf
標簽： 10440559 Protel 99 SE
上傳時間： 2013-10-09
上傳用戶：龍飛艇
《Protel99SE電路設計與仿真》，軟件實用資料
標簽： Protel 99 SE 電路設計
上傳時間： 2015-01-02
上傳用戶：stst
數字與模擬電路設計技巧IC與LSI的功能大幅提升使得高壓電路與電力電路除外，幾乎所有的電路都是由半導體組件所構成，雖然半導體組件高速、高頻化時會有EMI的困擾，不過為了充分發揮半導體組件應有的性能，電路板設計與封裝技術仍具有決定性的影響。 模擬與數字技術的融合由于IC與LSI半導體本身的高速化，同時為了使機器達到正常動作的目的，因此技術上的跨越競爭越來越激烈。雖然構成系統的電路未必有clock設計，但是毫無疑問的是系統的可靠度是建立在電子組件的選用、封裝技術、電路設計與成本，以及如何防止噪訊的產生與噪訊外漏等綜合考慮。機器小型化、高速化、多功能化使得低頻/高頻、大功率信號/小功率信號、高輸出阻抗/低輸出阻抗、大電流/小電流、模擬/數字電路，經常出現在同一個高封裝密度電路板，設計者身處如此的環境必需面對前所未有的設計思維挑戰，例如高穩定性電路與吵雜(noisy)性電路為鄰時，如果未將噪訊入侵高穩定性電路的對策視為設計重點，事后反復的設計變更往往成為無解的夢魘。模擬電路與高速數字電路混合設計也是如此，假設微小模擬信號增幅后再將full scale 5V的模擬信號，利用10bit A/D轉換器轉換成數字信號，由于分割幅寬祇有4.9mV，因此要正確讀取該電壓level并非易事，結果造成10bit以上的A/D轉換器面臨無法順利運作的窘境。另一典型實例是使用示波器量測某數字電路基板兩點相隔10cm的ground電位，理論上ground電位應該是零，然而實際上卻可觀測到4.9mV數倍甚至數十倍的脈沖噪訊(pulse noise)，如果該電位差是由模擬與數字混合電路的grand所造成的話，要測得4.9 mV的信號根本是不可能的事情，也就是說為了使模擬與數字混合電路順利動作，必需在封裝與電路設計有相對的對策，尤其是數字電路switching時，ground vance noise不會入侵analogue ground的防護對策，同時還需充分檢討各電路產生的電流回路(route)與電流大小，依此結果排除各種可能的干擾因素。以上介紹的實例都是設計模擬與數字混合電路時經常遇到的瓶頸，如果是設計12bit以上A/D轉換器時，它的困難度會更加復雜。
標簽： 數字 模擬電路 設計技巧
上傳時間： 2014-02-12
上傳用戶：wenyuoo
電路設計與制版Protel99高級應用
標簽： Protel 99 電路設計
上傳時間： 2013-10-30
上傳用戶：haiya2000
數顯式β值測量電路設計報告(完整版) 測試三極管的β值大小
標簽： 數顯式 報告 測量 電路設計
上傳時間： 2013-12-22
上傳用戶：yiwen213
蟲蟲下載站版權所有 京ICP備2021023401號-1
