簡(jiǎn)單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
資源簡(jiǎn)介：簡(jiǎn)單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
上傳時(shí)間： 2013-11-25
上傳用戶：wanqunsheng
資源簡(jiǎn)介：簡(jiǎn)單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
上傳時(shí)間： 2014-01-21
上傳用戶：924484786
資源簡(jiǎn)介：帶分頻器的bcd計(jì)數(shù)電路設(shè)計(jì)，verilog源碼
上傳時(shí)間： 2014-01-14
上傳用戶：s363994250
資源簡(jiǎn)介：I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)...
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
資源簡(jiǎn)介：I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)...
上傳時(shí)間： 2013-06-08
上傳用戶：再見大盤雞
資源簡(jiǎn)介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語(yǔ)言實(shí)現(xiàn)的. 練習(xí)三 利用條件語(yǔ)句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語(yǔ)句在簡(jiǎn)單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測(cè)試模塊的編寫、綜合和不同層次的仿真。 練習(xí)四 ...
上傳時(shí)間： 2016-11-19
上傳用戶：mhp0114
資源簡(jiǎn)介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-09-01
上傳用戶：909000580
資源簡(jiǎn)介：這是一個(gè)五分頻電路設(shè)計(jì)，而且占空比為50％，設(shè)計(jì)有一定巧妙
上傳時(shí)間： 2015-11-03
上傳用戶：lx9076
資源簡(jiǎn)介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：熊少鋒
資源簡(jiǎn)介：VHDL實(shí)現(xiàn)倍頻--偶數(shù)倍 分頻電路 --分頻倍數(shù)=2（n+1）
上傳時(shí)間： 2013-12-12
上傳用戶：haohaoxuexi
資源簡(jiǎn)介：VHDL程序來(lái)讓蜂鳴器發(fā)出音樂(lè)的聲音 這種電路設(shè)計(jì)要分好幾個(gè)模塊 主要思路是用ROM記錄樂(lè)譜 然后用分頻器分頻 還有就是用計(jì)數(shù)器讀取樂(lè)譜 另外還可以擴(kuò)展 使其顯示音符 這是一個(gè)做好了的 就是ROM沒(méi)填譜
上傳時(shí)間： 2017-08-03
上傳用戶：ruan2570406
資源簡(jiǎn)介：摘要: 介紹了時(shí)鐘分相技術(shù)并討論了時(shí)鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時(shí)鐘分相技術(shù); 應(yīng)用 中圖分類號(hào): TN 79 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào): 025820934 (2000) 0620437203 時(shí)鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時(shí)鐘的性能好壞, 直...
上傳時(shí)間： 2013-12-17
上傳用戶：xg262122
資源簡(jiǎn)介：分頻器 幾次分頻歐次分頻 vhdl 語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2015-05-14
上傳用戶：zycidjl
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2014-07-27
上傳用戶：llandlu
資源簡(jiǎn)介：清楚地講述了怎樣用VHDL語(yǔ)言設(shè)計(jì)整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分頻等，是學(xué)習(xí)VHDL不可多得的好材料！
上傳時(shí)間： 2015-09-09
上傳用戶：Andy123456
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2015-10-24
上傳用戶：偷心的海盜
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)數(shù)字頻率計(jì),1. 時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊2. 待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊3.鎖存與譯碼顯示控制電路模塊4.頂層電路模塊.
上傳時(shí)間： 2016-06-04
上傳用戶：ls530720646
資源簡(jiǎn)介：介紹了一種基于軟件無(wú)線電思想的頻分多址中頻數(shù)字化接收機(jī)系統(tǒng)設(shè)計(jì)方案。它采用Altera公司的FPGA構(gòu)成核 心單元,通過(guò)不同的軟件配置實(shí)現(xiàn)對(duì)三路頻分多址信號(hào)的解調(diào)。
上傳時(shí)間： 2016-10-11
上傳用戶：cmc_68289287
資源簡(jiǎn)介：數(shù)字電子課程設(shè)計(jì)報(bào)告,題目一:三態(tài)邏輯電平測(cè)試器電路的設(shè)計(jì) 題目二:分壓式工作點(diǎn)穩(wěn)定電路Multisim仿真 內(nèi)附詳細(xì)的設(shè)計(jì)原理及原理圖
上傳時(shí)間： 2013-11-26
上傳用戶：CHINA526
資源簡(jiǎn)介：一部分簡(jiǎn)單時(shí)序邏輯電路的VHDL源代碼，未包含狀態(tài)機(jī)描述
上傳時(shí)間： 2013-12-26
上傳用戶：z1191176801
資源簡(jiǎn)介：fpga上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器
上傳時(shí)間： 2017-03-24
上傳用戶：417313137
資源簡(jiǎn)介：分頻器 8分頻器 50 已經(jīng)測(cè)試 可以用 代碼可更改
上傳時(shí)間： 2014-01-06
上傳用戶：181992417
資源簡(jiǎn)介：借助一個(gè)雙向計(jì)時(shí)器的設(shè)計(jì)電路，以舉例的形式對(duì)數(shù)字電路設(shè)計(jì)中3個(gè)方面的常見問(wèn)題進(jìn)行了較為詳盡地分析，并提出了一些見解，即針對(duì)控制設(shè)計(jì)方面在分析了其實(shí)質(zhì)要求的基礎(chǔ)上提出解決問(wèn)題的關(guān)鍵是選取合適的輸入控制信號(hào)和正確列出真值表或狀態(tài)表，針對(duì)時(shí)序方面...
上傳時(shí)間： 2013-11-11
上傳用戶：bnfm
資源簡(jiǎn)介：射頻電路設(shè)計(jì)——理論與應(yīng)用
上傳時(shí)間： 2013-07-08
上傳用戶：eeworm
資源簡(jiǎn)介：射頻電路設(shè)計(jì)——理論與應(yīng)用
上傳時(shí)間： 2013-07-08
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-電子基礎(chǔ)類專輯-153冊(cè)-2.20G 射頻電路設(shè)計(jì)——理論與應(yīng)用-449頁(yè)-10.3M.pdf
上傳時(shí)間： 2013-06-15
上傳用戶：familiarsmile
資源簡(jiǎn)介：差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，差分線大多為電路中最關(guān)鍵的信號(hào)，差分線布線的好壞直接影響到PCB板子信號(hào)質(zhì)量。
上傳時(shí)間： 2013-09-04
上傳用戶：jennyzai
資源簡(jiǎn)介：時(shí)序邏輯電路的分析和設(shè)計(jì)
上傳時(shí)間： 2013-11-08
上傳用戶：1159797854
資源簡(jiǎn)介：射頻電路設(shè)計(jì)很好的PPT
上傳時(shí)間： 2013-11-10
上傳用戶：weiwolkt
資源簡(jiǎn)介：針對(duì)混頻器在接收機(jī)電路中的重要性，設(shè)計(jì)實(shí)現(xiàn)了一種基于F1596的乘積型混頻器電路。為使該電路能夠輸出頻率穩(wěn)定的信號(hào)，在電路設(shè)計(jì)中采用鑒頻器取樣控制VCO產(chǎn)生的本振信號(hào)，使該電路具有頻譜純凈、失真度小、輸出穩(wěn)定等優(yōu)點(diǎn)，滿足了接收機(jī)混頻器的使用要求。
上傳時(shí)間： 2014-01-18
上傳用戶：shen954166632
