<li id="ca2qw"></li> 數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
上傳時間： 2013-04-24
上傳用戶：asasasas
隨著國內工業化、數字化的迅速發展，嵌入式開發在IT行業中的重要性越來越顯著。嵌入式開發領域對產品的功能性、穩定性、實時性等方面的要求也越來越高。 采用嵌入式實時操作系統作為開發平臺，以高性能的嵌入式處理器為工業控制等領域的主控制器可以有效地提高系統的可靠性、實時性、和軟件編程的靈活性。在嵌入式處理器方面，ARM構架已經在高性能、低功耗、低成本的嵌入式領域里占領先地位。而在嵌入式操作系統方面，適合國內發展方向的解決方案以及系統基礎結構方面并不理想。首先，國外成熟的嵌入式實時操作系統大都成本高、結構復雜，不適合強實時應用；其次，因大部分實時操作系統不公開源碼，使開發的產品存在安全隱患。而類似μC/OS-II的小型強實時嵌入式操作系統內核雖然具有低成本、易控制、小規模、高性能等特性，但這類系統的基礎較為薄弱，面臨產品化和商業化還有一定的距離。 本文針對這種情況，結合現有的操作系統內核理論及嵌入式強實時系統的特殊需求，特別是對μC/OS-Ⅱ的研究分析基礎上，面向強實時應用，設計、構造了一種適合在32位ARM處理器環境下使用的內核。這樣做的目的是為了提供一個基礎牢固、值得信賴的基本平臺。 本文研究工作主要集中在以下幾個方面： 針對嵌入式環境中高效、簡潔、易擴展、易剪裁的要求，對內核體系結構框架進行了設計。內核整體上采用分層結構，在各層中采用功能相對獨立的模塊：在最底層借鑒微核的原理，只提供最基本的功能模塊。 針對系統快速和穩定的實時響應能力需求，為IRQ中斷建立了統一的中斷入口，采用合理的半嵌套工作方式；保留FIQ為不可屏蔽中斷，在快速反應場合使用；引入中斷分段處理機制解決中斷和任務的ITC機制共享，需要硬保護機制相互協調所引起的硬保護機制被隱性地泛濫使用問題。 針對應用提出的系統行為的可預測性需求，在調度算法方面采用基于優先級位圖的搶占閾值調度算法，提高了處理器的利用率和任務集合的可調度性，減少了內核存儲開銷；在共享資源訪問控制方面，以優先級天花板協議為依據，使用互斥事件解決優先級反轉和死鎖問題的發生。 為了保障系統的強實時性能，本文還對內核的時鐘管理、內存管理等方面進行了設計。最后，通過實時性能測試，結果表明該實時內核有很好的強實時特性。
上傳時間： 2013-04-24
上傳用戶：alia
無線數據傳輸是指終端和監控中心通過無線網絡的方式進行數據通信。本文以ARM處理器S3C2440A為核心搭建硬件平臺，選用Linux作為嵌入式操作系統，實現了基于CDMA網絡的無線數據傳輸系統。 系統以ARM920T微處理器芯片S3C2440A和CDMA模塊Q2438F為實現核心。論文首先研究了基于S3C2440A微處理器的嵌入式系統硬件平臺的架構，詳細分析了ARM最小系統中各個功能組成模塊；然后建立了嵌入式系統開發的arm-linux-gcc交叉編譯環境，重點研究了Bootloader和Linux內核的配置與編譯，并且在硬件平臺上移植了Linux操作系統。在ARM嵌入式Linux開發平臺上，研究了基于Video4Linux的USB攝像頭采集圖像的解決方案，即在Linux內核中加載Video4Linux模塊，通過V4L模塊提供的編程接口，操作USB攝像頭設備文件/dev/video0，并且采用內存映射方式截取視頻，完成了圖像采集的軟件設計。此外，論文還研究了在Linux環境下PPP協議撥號上網的實現方法，即通過AT指令初始化CDMA模塊，使之附在CDMA網絡上，通過編寫腳本程序的方法建立PPP連接，獲得網絡運營商ISP動態分配給數據傳輸終端的IP地址，從而實現了無線模塊撥號上網功能。在無線終端通過PPP撥號上網后，采用了客戶端/服務器端模式，運行套接字(Socket)應用程序，將設備采集到的圖像數據通過CDMA網絡后再經過Internet傳送到監控中心，實現了傳輸終端和監控中心之間的數據的發送與接收。 論文研究和實現的基于ARM嵌入式Linux和CDMA網絡的無線數據傳輸系統滿足設計要求，達到了預期目標。終端內嵌TCP/IP協議，可以通過CDMA網絡連接到互聯網，數據傳輸實時性強，為用戶提供透明的數據傳輸通道。相比于傳統的傳輸系統，它具有高可靠性、組網方便、可遠程控制等特點，因此在電力自動化、環保、交通監控等領域有著廣泛的應用，特別適用于移動環境、難于布線的場所和邊遠地區。
上傳時間： 2013-06-11
上傳用戶：gaojiao1999
該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.
上傳時間： 2013-04-24
上傳用戶：yoleeson
本文首先從數控系統的組成與特點進行詳細分析，然后對運動控制卡在整個系統中承擔功能進行了分析。根據數字型號處理器件的快速運算能力和現場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內部資源進行了分配。最后，根據硬件的原理圖，完成了具體電路板的制作。 對軟件設計，文章主要對插補算法在DSP上的實現作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。
上傳時間： 2013-05-31
上傳用戶：kennyplds
圖像采集系統是數字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉化為數字信號，或者直接從數字相機中獲取數字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數據存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優點。隨著對數據傳送速度要求的提高，PCI總線以其高的數據傳輸率，即插即用，低功耗等眾多優點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現與PCI9054的本地接口的信號轉換，給出了邏輯實現方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發工具，利用WinDriver工具，在WindowsXP系統下實現設備的驅動程序開發，完成主模式數據傳輸和設備中斷的功能。
上傳時間： 2013-06-03
上傳用戶：com1com2
在航空航天，遙感測量，安全防衛以及家用影視娛樂等領域，要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業相關規范的高清視頻編解碼系統是十分必要的。 本文首先介紹了高清視頻的發展歷史。并就當前相關領域的發展闡述了高清視頻編解碼系統的設計思路，提出了可行的系統設計方案。基于H.264的高清視頻編碼系統對處理器的要求非常高，一般的DSP和通用處理器難以達到性能要求。本系統選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優點。系統的控制設備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器，向系統使用者提供操作界面，并與主控FPGA相連。方案實現了高清視頻的輸入，實時編碼和碼流存儲輸出等功能于一體，能夠編碼1080p的高清視頻并存儲在硬盤中。系統開發的工作難點在于FPGA的程序設計與調試工作。其次，詳細介紹了FPGA在系統中的功能實現，使用的方法和程序設計。使用VHDL語言編程實現I2C總線接口和接口控制功能，利用stratix系列FPGA內置的M4K快速存儲單元實現128K的命令存儲ROM，并對設計元件模塊化，方便今后的功能擴展。編程實現了PIO模式的硬盤讀寫和SDRAM接口控制功能，實現高速的數據存儲功能。利用時序狀態機編程實現主芯片編解碼控制功能，完成編解碼命令的發送和狀態讀取，并對設計思路，調試結果和FPGA資源使用情況進行分析。著重介紹設計中用到的最新芯片及其工作方式，分析設計過程中使用的最新技術和方法。有很強的實用價值。最后，論文對系統就不同的使用情況提出了可供改進的方案，并對與高清視頻相關的關鍵技術作了分析和展望。
上傳時間： 2013-07-26
上傳用戶：shanml
本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
上傳時間： 2013-05-24
上傳用戶：portantal
目前對數字化音頻處理的具體實現主要集中在以DSP或專用ASIC芯片為核心的處理平臺的開發方面，存在著并行處理性能差，系統升級和在線配置不靈活等缺點。另一方面現有解決方案的設計主要集中于處理器芯片，而對于音頻編解碼芯片的關注度較低，而且沒有提出過從芯片層到PCB板層的完整設計思路。本文針對上述問題對數字化音頻處理平臺進行了研究，主要內容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統的結構及設計工作流程，并對嵌入式音頻處理系統專門進行了研究。 2、提出了從芯片層到PCB板層的完整設計思路，并將設計思路得以實現。完成了FPGA的設計及實現過程，包括：系統整體分析，設計流程分析，配置模塊和數據通信模塊的RTL實現等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數據通信模塊的功能方框圖；從多個角度完善PCB板設計，給出了各個系統組成部分的詳細設計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優化，FPGA系統中各個功能模塊的實驗與分析等。實驗和分析結果論證了系統設計的合理性和實用性。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數字化音頻處理系統完全可以實現音頻信號的數字化處理，從而可以將FPGA在數字信號處理領域的優點充分發揮于音頻信號處理領域。
上傳時間： 2013-06-09
上傳用戶：gaojiao1999
<rt id="u44gi"></rt>
