《數據庫設計》課程設計 一、 設計目的 數據庫設計是一門應用性很強的學科，在學習時必須使理論與實踐相結合。課程設計的目的是通過實踐使同學們經歷到一次綜合訓練，以便能較全面地理解、掌握和綜合運用所學的知識。 二、 設計任務與要求 （１） 對實際系統進行分析，寫出需求分析說明（數據需求和事務需求）。 （２） 概念結構設計 說明本數據庫將反映的現實世界中的實體、屬性和它們之間的關系等（E-R圖，可以用基本E-R圖或擴展E-R圖）。 （３） 邏輯結構設計 將概念結構映射為數據庫全局邏輯結構（關系模型），包括所確定的關鍵字和屬性、重新確定的記錄結構和所建立的各個表文件之間的相互關系。 三、 設計環境與工具 要求使用輔助設計工具，如Power Designer或者ERWin等，轉換為：SQL Server、Access或其它的DBMS數據庫（不作統一要求）。 四、 設計步驟 參考《數據庫設計實例指導書》 五、 設計題 教材P58面：3.8課程設計A、B、C任選一題 六、 設計成果 設計結果以書面形式于17周交付。 七、 成績評定 （１） 獨立完成 （２） 文檔完整 （３） 滿足用戶需求 這是研究生數據庫課程設計
標簽： 數據庫設計
上傳時間： 2015-03-03
上傳用戶：498732662
裝備盒問題。 大意是給出一個矩形地板，你有一個底面為矩形的盒子必須放在上面而不超過地板邊界。 現在給出地板的長(X)和寬(Y)，以及盒子的長(a)和寬(b)，問是否可能達到要求（即放上去不超過邊界）
標簽： 矩形
上傳時間： 2015-04-28
上傳用戶：gundamwzc
對于面狀圖層的信息，用JAVA來實現對圖層的分割。對于面狀圖層的信息，用JAVA來實現對圖層的分割。
標簽： 圖層
上傳時間： 2013-12-19
上傳用戶：gyq
5 ledblink -- 跑馬燈程序 該項目在SDT2.51下編譯調試。最簡單的demo程序，運行后3個發光二極管輪流點亮。 6 timerint -- 定時器中斷demo程序 該項目在SDT2.51下編譯調試。將子目錄timerint拷貝到c:\ 下。 該demo程序的主程序是while空循環，定時器中斷服務程序每500ms將3個LED反相。 在57600超級終端里也可以看到中斷發生時的信息。 7 uart -- 串口測試程序 該項目在SDT2.51下編譯調試。運行后在57600的超級終端里等待PC鍵盤的輸入，當按下 a 或 b 或 c 按鍵時，超級終端里將顯示 You Pressed a ,You Pressed b ,You Pressed c .
上傳時間： 2015-05-05
上傳用戶：aix008
一個綜合管理的程序,包含ie屬性調用,控制面版打開,解鎖注冊表，資源管理器，和文本編輯器的程序
上傳時間： 2013-12-08
上傳用戶：lgnf
摘 要： 本文件是C8051單片機LCD測試程序，功能：定義 A ~ F 為功能鍵。按"A"顯示畫點圖形，按"B" 顯示畫直線圖形， 按"C"顯示畫矩型圖形,按"D"顯示畫矩型圖形，按"E"顯示畫圓形圖形， "F"顯示待機界面. 將跳線器J8短接J16斷開,R44閑置。使用外部22.1184MHz晶振。
上傳時間： 2013-12-02
上傳用戶：xyipie
功能：使用CCU的4個模塊，實現非對稱PWM輸出。 說明：將跳線器J5、J6、J27取出，J3短接到OCD端，在JP6的PWM1、PWM2、PWM3 分別測試模塊A、B、C的輸出，DAOUT是模塊D輸出經漏波后的電壓。 通過跳線器J8、J9選擇高頻晶振6MHz。
上傳時間： 2014-01-04
上傳用戶：CHENKAI
實現語料的分割，和特征值的提取，還有bayes分類器
標簽： 分割
上傳時間： 2013-12-09
上傳用戶：zhenyushaw
TLV1544與TMS320VC5402通過串行口連接，此時，A／D轉換芯片作為從設備，DSP提供幀同步和輸入／輸出時鐘信號。TLV1544與DSP之間數據交換的時序圖如圖3所示。 開始時， 為高電平（芯片處于非激活狀態），DATA IN和I/OCLK無效，DATAOUT處于高阻狀態。當串行接口使CS變低（激活），芯片開始工作，I／OCLK和DATAIN能使DATA OUT不再處于高阻狀態。DSP通過I／OCLK引腳提供輸入／輸出時鐘8序列，當由DSP提供的幀同步脈沖到來后，芯片從DATA IN接收4 b通道選擇地址，同時從DATAOUT送出的前一次轉換的結果，由DSP串行接收。I／OCLK接收DSP送出的輸入序列長度為10～16個時鐘周期。前4個有效時鐘周期，將從DATAIN輸入的4 b輸入數據裝載到輸入數據寄存器，選擇所需的模擬通道。接下來的6個時鐘周期提供模擬輸入采樣的控制時間。模擬輸入的采樣在前10個I／O時鐘序列后停止。第10個時鐘沿（確切的I／O時鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇）將EOC變低，轉換開始。
上傳時間： 2014-12-05
上傳用戶：yepeng139
ADT600-1的基地址0x300,中斷為7， 3個定時器采用級連，CLK0的時鐘源是模塊上的8M震蕩器，中斷源為71054定時器的輸出OUT2。采集電壓范圍為+/-5V，請按《ADT200/ADT600技術手冊 版本B》上的說明對SW1，W5,W6,W9跳線。若你想修改中斷號和基地址，請修改config.h相應的常量ADT_IRQ, ADT_BASE定義,然后重新編譯安裝，即運行make all 注意:不要在其他文件中修改。
上傳時間： 2016-02-12
上傳用戶：evil
