本文設(shè)計了MCS-51單片機與FPGA的總線接口邏輯電路，實現(xiàn)了單片機與FPGA數(shù)據(jù)與控制信息的可靠通信，使FP—GA與單片機優(yōu)勢互補，組成靈活的、軟硬件都可現(xiàn)場編程的控制系統(tǒng)。
上傳時間： 2013-07-27
上傳用戶：sxdtlqqjl
隨著變電站自動化、通信和微電子等技術(shù)的快速發(fā)展，在變電站自動化系統(tǒng)領(lǐng)域出現(xiàn)了大量基于微處理器/控制器的智能電子設(shè)備，變電站自動化的水平在不斷提高，系統(tǒng)集成成為趨勢。在這一發(fā)展過程中，互操作性差已經(jīng)開始成為“瓶頸”問題，即不同廠商或同一廠商在不同時期的智能電子設(shè)備采用的網(wǎng)絡(luò)和通信協(xié)議可能不相同，使得智能電子設(shè)備之間需要協(xié)議轉(zhuǎn)換才能集成到一個變電站系統(tǒng)，從而增加了系統(tǒng)的成本和復(fù)雜性，影響了系統(tǒng)的實時性和可靠性。為了解決這個問題并適應(yīng)將來快速更新的計算機和通信技術(shù)，國際電工委員會于2005年正式頒布了關(guān)于變電站自動化網(wǎng)絡(luò)通信的國際標(biāo)準(zhǔn)IEC61850。本文圍繞基于IEC61850的變電站網(wǎng)絡(luò)通信和符合該標(biāo)準(zhǔn)的智能電子設(shè)備網(wǎng)絡(luò)通信裝置的實現(xiàn)展開研究，分為IEC61850標(biāo)準(zhǔn)的體系分析和具體模型的構(gòu)建、基于IEC61850的通信網(wǎng)絡(luò)的特征及規(guī)劃、變電站通信網(wǎng)絡(luò)數(shù)據(jù)流建模及網(wǎng)絡(luò)通信性能仿真、符合該標(biāo)準(zhǔn)的智能電子設(shè)備網(wǎng)絡(luò)通信裝置的設(shè)計幾部分。 IEC61850是一套完備的、面向未來的變電站通信網(wǎng)絡(luò)與系統(tǒng)標(biāo)準(zhǔn)，本文首先介紹了其制定背景、結(jié)構(gòu)體系和主要內(nèi)容，分析了信息模型的內(nèi)涵、技術(shù)特征和建模方法，并針對變電站中最為重要的兩類模型--采樣值報文傳輸模型和通用變電站事件傳輸模型進行了具體的模型構(gòu)建和通信映射。 實現(xiàn)IEC61850通信的物理承載是以太網(wǎng)，本文首先通過對以太網(wǎng)的技術(shù)特征進行分析，得出其通信特性，然后研究和分析了變電站通信網(wǎng)絡(luò)對環(huán)境、規(guī)模、安全性、可靠性和實時性等要求，其中對網(wǎng)絡(luò)傳輸延時的特性進行了深入研究。在上述分析的基礎(chǔ)上，對變電站通信網(wǎng)絡(luò)進行了規(guī)劃和構(gòu)建，提出了使用適用的網(wǎng)絡(luò)拓?fù)洹笪募尤雰?yōu)先級標(biāo)簽、采用基于多VLAN的節(jié)點分布規(guī)劃和網(wǎng)絡(luò)冗余等提高實時性和可靠性的改進措施。 區(qū)別于傳統(tǒng)的以太網(wǎng)通信，變電站通信網(wǎng)絡(luò)中存在多種數(shù)據(jù)流，是要進行特殊處理的。本文首先對基于IEC61850的變電站通信網(wǎng)絡(luò)的數(shù)據(jù)流進行分析并劃分類別，根據(jù)其特性建立了數(shù)學(xué)模型。然后歸納了網(wǎng)絡(luò)模擬的一些技術(shù)和方法，并通過基于NS-2的網(wǎng)絡(luò)模擬技術(shù)對變電站通信網(wǎng)絡(luò)的性能進行了動態(tài)模擬，得出了相關(guān)的網(wǎng)絡(luò)性能指標(biāo)。模擬結(jié)果證明了使用交換式以太網(wǎng)、報文引入優(yōu)先級標(biāo)簽和采用基于多VLAN的節(jié)點分布規(guī)劃等提高實時性措施的正確性，有利于變電站的網(wǎng)絡(luò)規(guī)劃和建設(shè)以及智能電子設(shè)備通信裝置的設(shè)計。 從現(xiàn)代電力系統(tǒng)的信號源開始，首先分析了電子式互感器數(shù)字接口的要求并建立數(shù)學(xué)模型，然后采用模塊化的思想設(shè)計出相應(yīng)的具體軟/硬件，實現(xiàn)了基于IEC61850的電子式互感器數(shù)字接口的通信裝置樣機。在此基礎(chǔ)上將此裝置經(jīng)過擴展和修改用于其他的智能電子設(shè)備的網(wǎng)絡(luò)通信，使其具有廣泛使用性和兼容性。最后設(shè)計了試驗環(huán)境，通過測試驗證了該樣機的通信性能滿足要求并具有較高的可靠性。
上傳時間： 2013-07-08
上傳用戶：daguda
本文論述了車載儀表系統(tǒng)的發(fā)展,對新型的車載儀表用步進電機驅(qū)動控制技術(shù)和基于現(xiàn)場總線通信協(xié)議的車載儀表技術(shù)進行了深入的研究,并在此基礎(chǔ)上開發(fā)了基于GDIC的車載儀表用步進電機驅(qū)動控制平臺,搭建了基于CAN總線的車載儀表通訊系統(tǒng).在儀表用步進電機控制測試平臺中,系統(tǒng)選用MC33991實現(xiàn)步進電機驅(qū)動控制,通過SPI通訊協(xié)議完成和主處理器之間的數(shù)據(jù)傳輸,采用∑-△ ADC方案檢測EMF從而實現(xiàn)電機整步位置的判斷.本文介紹了基于CAN總線的車載儀表通信系統(tǒng),闡述了構(gòu)成該系統(tǒng)的硬件設(shè)計、軟件設(shè)計.
標(biāo)簽： 車載 儀表 步進電機驅(qū)動
上傳時間： 2013-04-24
上傳用戶：是王洪文
電力電子系統(tǒng)的集成化是現(xiàn)今電力電子技術(shù)發(fā)展的趨勢，系統(tǒng)的模塊化和標(biāo)準(zhǔn)化技術(shù)是目前電力電子領(lǐng)域的重要研究方向。研究基于電力電子網(wǎng)絡(luò)的變流系統(tǒng)，對復(fù)雜電力電子裝置的系統(tǒng)級集成具有重要意義，是電力電子系統(tǒng)集成技術(shù)的基本組成部分。本文從變流系統(tǒng)的功率流和信息流雙重分布性的角度出發(fā)。對電力電子系統(tǒng)網(wǎng)絡(luò)（Power Electronics System Network，PES—Net）的模型和變流系統(tǒng)的通信需求進行分析，提出實時電力電子系統(tǒng)網(wǎng)絡(luò)（Real—time power electronics system network，RT—PES—Net）；并對基于新網(wǎng)絡(luò)的分布式控制及管理方案和模塊化軟件方案等內(nèi)容進行系統(tǒng)的研究，提出基于棧操作的實時軟件構(gòu)建方案。本文的研究將為變流系統(tǒng)的控制結(jié)構(gòu)和軟件方案標(biāo)準(zhǔn)化提供參考和理論依據(jù)，為應(yīng)用系統(tǒng)的集成提供解決方案。 復(fù)雜中大功率變流系統(tǒng)是網(wǎng)絡(luò)化分布式控制系統(tǒng)的應(yīng)用對象。首先，論文以復(fù)雜系統(tǒng)為研究對象，分析了應(yīng)用系統(tǒng)的功率流和信息流在空間結(jié)構(gòu)上的對偶關(guān)系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎(chǔ)上，研究了變流系統(tǒng)的網(wǎng)絡(luò)化分布式控制方案，并得出系統(tǒng)組構(gòu)的初步構(gòu)想，總結(jié)出適合復(fù)雜電力電子系統(tǒng)集成的標(biāo)準(zhǔn)化理論。 接著，論文對電力電子網(wǎng)絡(luò)模型進行了研究。分析了現(xiàn)有各類總線網(wǎng)絡(luò)和目前用于電力電子應(yīng)用系統(tǒng)的網(wǎng)絡(luò)，從結(jié)構(gòu)、速率和協(xié)議等各個方面將兩類網(wǎng)絡(luò)進行了系統(tǒng)的對比。明確了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的定義，分析并總結(jié)復(fù)雜電力電子實時系統(tǒng)所需網(wǎng)絡(luò)必需具備的條件。根據(jù)現(xiàn)有網(wǎng)絡(luò)技術(shù)背景，綜合控制結(jié)構(gòu)和網(wǎng)絡(luò)需求，提出了電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的模型。 為滿足變流系統(tǒng)的實時控制，論文對分布式控制結(jié)構(gòu)的通信需求進行了研究。以網(wǎng)絡(luò)控制系統(tǒng)（Networked Control System，NCS）為背景，對變流器系統(tǒng)控制信息延時因素進行了分析；通過對典型電力電予系統(tǒng)的分析，歸納和總結(jié)了系統(tǒng)的控制功能和控制內(nèi)容，對系統(tǒng)不同層次的控制任務(wù)進行了響應(yīng)時間需求分析和網(wǎng)絡(luò)的分層配置；通過對仿真結(jié)果的分析，研究了應(yīng)用系統(tǒng)內(nèi)模塊控制信息延時對不同應(yīng)用系統(tǒng)的性能影響和對開關(guān)頻率的限制。根據(jù)變流系統(tǒng)對控制延時的接受程度，將電力電子復(fù)雜系統(tǒng)歸為兩大類：1）零延時系統(tǒng)；2）定延時系統(tǒng)。針對上述兩類系統(tǒng)，論文給出了電力電子網(wǎng)絡(luò)（PES—Net）的通道容量和應(yīng)用系統(tǒng)開關(guān)周期的計算方法。 論文對開放式、分布式的電力電子系統(tǒng)網(wǎng)絡(luò)（PES—Net）的硬件組成和同步方案進行了研究，提出新的實時網(wǎng)絡(luò)和系統(tǒng)級集成方案。根據(jù)主節(jié)點和從節(jié)點的控制任務(wù)需求，分別從功能和系統(tǒng)結(jié)構(gòu)的角度對開放式網(wǎng)絡(luò)的硬件構(gòu)成進行研究；根據(jù)控制系統(tǒng)的接口需求分析，對節(jié)點的通用性設(shè)計進行重點討論。針對網(wǎng)絡(luò)的同步問題，本文分析了簡單有效的解決方法，即基于數(shù)據(jù)結(jié)構(gòu)的同步補償方案；此外，論文提出基于實時高速電力電子系統(tǒng)同絡(luò)（RT-PES-Net）的同步方案，研究適合變流器實時控制的網(wǎng)絡(luò)結(jié)構(gòu)和相應(yīng)的硬件配置。根據(jù)應(yīng)用控制和通信系統(tǒng)所需的各種操作，論文對實時網(wǎng)絡(luò)的管理進行了討論，研究了信息幀管理和相應(yīng)的硬件設(shè)置，并對各種工作模式下所需的通信時間進行了計算和比較。基于實時網(wǎng)絡(luò)系統(tǒng)及其管理方案，論文給出了組構(gòu)以PEBB為基礎(chǔ)的變流系統(tǒng)的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先，將控制軟件與功率硬件進行解耦，使得軟件設(shè)計與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序?qū)崟r構(gòu)件的內(nèi)聚性；對軟件模塊化的通用性進行研究，分析模塊接口參數(shù)和變量的申明和配置，并研究參數(shù)的定標(biāo)，對構(gòu)件進行分類；分析子程序?qū)崟r構(gòu)件在執(zhí)行速度上的優(yōu)點。論文對電力電子系統(tǒng)控制軟件（Powerr Electronics System Control Software，PES-CS）的組構(gòu)和集成進行研究，簡化軟件主框架。 最后，論文分別對RT-PES-Net和模塊化軟件方案進行了相應(yīng)的實驗研究和分析。論文對提出的實時電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net）進行了通信實驗，將新網(wǎng)絡(luò)拓?fù)鋵ψ兞飨到y(tǒng)的延時影響與舊網(wǎng)絡(luò)系統(tǒng)的延時影響進行比較，總結(jié)新網(wǎng)絡(luò)系統(tǒng)在控制實時性、提高開關(guān)頻率、網(wǎng)絡(luò)可擴展性和管理靈活度等方面的優(yōu)勢。論文針對RT-PES-Net進行應(yīng)用研究，驗證該網(wǎng)絡(luò)可解決網(wǎng)絡(luò)通信失步所造成的問題。論文對基于通用型實時構(gòu)件和棧操作的模塊化軟件方案進行實驗驗證，為標(biāo)準(zhǔn)化軟件庫的建立和系統(tǒng)級集成提供參考方案。 網(wǎng)絡(luò)化的控制結(jié)構(gòu)研究是復(fù)雜電力電子系統(tǒng)級集成研究的關(guān)鍵。本課題針對復(fù)雜變流系統(tǒng)提出了實時電力電子系統(tǒng)網(wǎng)絡(luò)（RT-PES-Net），并以該網(wǎng)絡(luò)為基礎(chǔ)對分布式控制結(jié)構(gòu)及相應(yīng)的網(wǎng)絡(luò)化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統(tǒng)提供標(biāo)準(zhǔn)化、開放式的網(wǎng)絡(luò)參考體系，并以此結(jié)構(gòu)來快速構(gòu)建終端復(fù)雜變流系統(tǒng)，為實現(xiàn)標(biāo)準(zhǔn)的應(yīng)用系統(tǒng)組構(gòu)提供參考方案，有助于解決電力電子標(biāo)準(zhǔn)化推廣所面臨的難題。論文為應(yīng)用系統(tǒng)的即插即用和動態(tài)重構(gòu)提供了研究基礎(chǔ)，從而為最終實現(xiàn)復(fù)雜變流器的應(yīng)用系統(tǒng)級集成提供系統(tǒng)化的理論和方法依據(jù)。同時，論文的研究開拓了電力電子系統(tǒng)集成和標(biāo)準(zhǔn)化研究的一個新方向。
標(biāo)簽： 電力電子 網(wǎng)絡(luò) 系統(tǒng)研究
上傳時間： 2013-06-15
上傳用戶：silenthink
講述了步進電機的驅(qū)動，調(diào)速及其接口電路設(shè)計等。
標(biāo)簽： 步進電機
上傳時間： 2013-05-21
上傳用戶：王慶才
隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計方法，RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上，完成了驅(qū)動和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報文分析。 為了驗證設(shè)計的正確性，在設(shè)計的硬件平臺基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對網(wǎng)絡(luò)進行系統(tǒng)功能測試。測試結(jié)果表明：設(shè)計方案正確，達到了設(shè)計的預(yù)期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
高速數(shù)據(jù)采集系統(tǒng)在信號檢測、雷達、圖像處理、網(wǎng)絡(luò)通信等領(lǐng)域有廣泛應(yīng)用，不同的應(yīng)用要求使用不同的總線和不同的設(shè)計，但是，無論基于何種應(yīng)用，其設(shè)計的關(guān)鍵在接口的實現(xiàn)上。 @@ 隨著cPCI總線技術(shù)的發(fā)展，cPCI總線逐漸代替了PCI總線、VME總線，成為測控領(lǐng)域中最受人們青睞的總線形式。 @@ 為滿足高速采集過程中數(shù)據(jù)傳輸速度的要求和采集卡與PC機連接的機械強度的要求，本論文提出設(shè)計基于cPCI總線接口的數(shù)據(jù)采集系統(tǒng)。設(shè)計中利用單片F(xiàn)PGA芯片實現(xiàn)PCI協(xié)議，代替?zhèn)鹘y(tǒng)的FIFO芯片和串并轉(zhuǎn)換芯片，并完成對模擬電路的控制功能；并提出將應(yīng)用程序中的一部分?jǐn)?shù)據(jù)讀寫操作放入動態(tài)鏈接庫中，減少因應(yīng)用程序反復(fù)調(diào)用驅(qū)動程序而造成的資源浪費和時間的延遲。 @@ 通過分析PCI總線協(xié)議，理解高頻數(shù)字電路設(shè)計方法和高速數(shù)據(jù)采集原理，本文開發(fā)了基于cPCI接口的高速數(shù)據(jù)采集系統(tǒng)。經(jīng)過綜合測試和現(xiàn)場應(yīng)用驗證表明，采集系統(tǒng)已達到了要求的性能指標(biāo)。 @@關(guān)鍵詞：FPGA；數(shù)據(jù)采集系統(tǒng)；cPCI； PC
上傳時間： 2013-07-08
上傳用戶：ikemada
同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進行的必要過程，對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實現(xiàn)復(fù)雜度方面進行了比較，給出了下行同步的浮點仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運算流程和模塊間的接口設(shè)計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計和片上測試，達到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
信息安全在當(dāng)今的社會生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對敏感信息進行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因為加密速度低、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對數(shù)據(jù)進行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當(dāng)中。 但是加密卡和加密狗因為采用的是多芯片結(jié)構(gòu)，即采用獨立的USB通信芯片和獨立的加密芯片來分別實現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進行數(shù)據(jù)竊聽的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標(biāo)準(zhǔn)和AES加密算法。該加密芯片可以實現(xiàn)與主機的快速通信，具有快速的密碼處理能力，對外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據(jù)設(shè)計思想，課題研究并設(shè)計了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題，本文設(shè)計了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對加密芯片的通信和加密性能進行了測試和驗證。
上傳時間： 2013-05-24
上傳用戶：黃華強
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
