日本不卡二区高清三区,一区二区影视,在线观看v片

異步通信

電機主要運行參數(shù)的監(jiān)測研究.rar

隨著計算機技術、電力電子技術的發(fā)展，使得電機性能指標也相應的提高和日益完善。這些變化對電機提出了越來越高的性能與質量指標，也使電機性能的精確測試顯得更為重要。但監(jiān)測保護設備的發(fā)展相對落后。本文根據(jù)電機運行的特點，采用單片機AT89S52和傳感器測試技術，構建了對電機主要運行參數(shù)的監(jiān)測系統(tǒng)。該系統(tǒng)既可以完成現(xiàn)場的實時監(jiān)測，又可以對多個電機完成連續(xù)的參量分析。該系統(tǒng)由參數(shù)測量部分，系統(tǒng)的硬件電路組成部分以及軟件實現(xiàn)部分組成。參數(shù)測量部分的設計包括傳感器的選型、放大電路的設計、濾波電路的設計以及硬件電路可靠性措施等。在系統(tǒng)的硬件電路組成部分的設計包括了測試儀和抄寫器的電路組成，以及兩者之間的無線通信，還包括了抄寫器與上位機之間通過USB的通訊。在軟件實現(xiàn)的部分通過軟件的編寫完成各個模塊之聞的聯(lián)系。在界面顯示單元設計了基于虛擬儀器的軟件平臺，其中包括總體設置、歷史數(shù)據(jù)讀取、數(shù)據(jù)圖形化顯示和數(shù)據(jù)表格化顯示，并對存儲的數(shù)據(jù)進行讀取和刪除等操作。可以打印指定時間段的歷史數(shù)據(jù)，使用戶能夠清楚知道該時間段內信息的變化情況。軟件的界面友好，顯示直觀，操作簡便。實驗結果表明本設計可以滿足實際要求、誤差較小，可應用于實際應用系統(tǒng)。本監(jiān)測系統(tǒng)為以后研制更大規(guī)模的管理系統(tǒng)邁出了具有基礎性和開拓性的一步，其成果具有先進性和潛在的經濟效益。

標簽： 電機運行參數(shù) 監(jiān)測

上傳時間： 2013-06-21

上傳用戶：AbuGe
GSM數(shù)字移動通信系統(tǒng)培訓教材.rar

通信技術新手入門資料，手機軟件開發(fā) GSM數(shù)字移動通信系統(tǒng)培訓教材.pdf

標簽： GSM 數(shù)字移動培訓教材

上傳時間： 2013-04-24

上傳用戶：西伯利亞狼
步進電機.rar

講述了步進電機的驅動，調速及其接口電路設計等。

標簽： 步進電機

上傳時間： 2013-05-21

上傳用戶：王慶才
通信電路.rar

通信電路，主要為高頻電路，發(fā)射電路、接受電路、高頻放大、功率放大等電路。

標簽： 通信電路

上傳時間： 2013-06-14

上傳用戶：zsjinju
H264幀間預測算法研究與FPGA設計.rar

隨著數(shù)字化技術的飛速發(fā)展，數(shù)字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經過大量壓縮。盡管現(xiàn)在的網絡狀況不斷地改善，但相對與快速增長的視頻業(yè)務而言，網絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優(yōu)化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯(lián)合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配

標簽： H264 FPGA 幀間預測

上傳時間： 2013-04-24

上傳用戶：zttztt2005
基于FPGA的直擴通信系統(tǒng)的同步設計與實現(xiàn).rar

擴頻通信技術因為具有較強的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強的多址能力和高精度測量等優(yōu)點，在軍事抗干擾和個人通信業(yè)務中得到了很大的發(fā)展。尤其是基于擴頻理論的CDMA通信技術成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標準化建議后，標志著擴頻通信技術在民用通信領域的應用進入了新階段。近年來，隨著微電子技術和電子設計自動化(EDA)技術的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設計方便靈活等特點廣泛應用于數(shù)字信號處理領域。本論文正是采用基于FPGA硬件平臺來實現(xiàn)了一個直接序列擴頻通信基帶系統(tǒng)，該系統(tǒng)的實現(xiàn)涉及擴頻通信和有關FPGA的相關知識，以及實現(xiàn)這些模塊的VHDL硬件描述語言和QuartusⅡ開發(fā)平臺，目標是實現(xiàn)一個集成度高、靈活性強、并具有較強的數(shù)據(jù)處理能力的擴頻通信基帶系統(tǒng)。本論文中首先對擴頻通信的基礎理論做了探討，著重對直序擴頻的理論進行了分析；其次根據(jù)理論分析，設計了全數(shù)字直接序列擴頻基帶系統(tǒng)的結構，完成了擴頻序列的產生、信息碼的輸入和擴頻。重點完成了對基帶擴頻信號的相關解擴和幾種同步捕獲電路的設計，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺上完成各部分模塊的功能仿真。

標簽： FPGA 直擴通信同步設計

上傳時間： 2013-04-24

上傳用戶：chenjjer
基于FPGA通信原理實驗系統(tǒng)的研究.rar

通信與信息技術行業(yè)飛速發(fā)展，已成為我國支柱產業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發(fā)展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結現(xiàn)有通信原理實驗設備的優(yōu)缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。　本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內容。學生在本系統(tǒng)上除了能完成已固化的實驗內容，還可以實現(xiàn)電子設計開發(fā)和驗證。這對培養(yǎng)學生的實踐能力大有裨益。　本文結合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結合到一起組成多體制調制解調器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感的Gardner算法跟蹤位同步信號。　本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結果及分析。測試和實際運行結果表明設計方法正確，且功能和技術指標滿足設計要求。關鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調制解調，全數(shù)字COSTAS環(huán)，位同步

標簽： FPGA 通信原理實驗系統(tǒng)

上傳時間： 2013-07-07

上傳用戶：evil
TCN多功能車輛通信總線的FPGA設計.rar

隨著列車自動化控制和現(xiàn)場總線技術的發(fā)展，基于分布式控制系統(tǒng)的列車通信網絡技術TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應用。TCN協(xié)議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實現(xiàn)車載設備的協(xié)同工作和互相交換信息。本文介紹了國內外列車通信網絡的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實現(xiàn)MVB一類設備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設計方法，RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上，完成了驅動和上層應用程序，包括端口初始化、端口配置、幀收發(fā)指令和報文分析。為了驗證設計的正確性，在設計的硬件平臺基礎上，搭建了MVB通信網絡的最小系統(tǒng)，對網絡進行系統(tǒng)功能測試。測試結果表明：設計方案正確，達到了設計的預期要求。

標簽： FPGA TCN 多功能

上傳時間： 2013-08-03

上傳用戶：bruce5996
基于CCSDS標準的幀同步算法研究及其FPGA實現(xiàn).rar

隨著航天技術的發(fā)展，載人飛船、空間站等復雜航天器對空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經過幀同步。對衛(wèi)星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個衛(wèi)星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發(fā)平臺在基于FPGA的硬件平臺上設計并實現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現(xiàn)狀，其次介紹了與本課題相關的基礎理論及系統(tǒng)的軟硬件結構。然后對單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設計及實現(xiàn)過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動

標簽： CCSDS FPGA 標準

上傳時間： 2013-06-11

上傳用戶：liglechongchong
基于FPGA的小型CPU中通信協(xié)議的研究及IPCore的開發(fā).rar

FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發(fā)技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現(xiàn)在面向對象的System Verilog、SystemC設計語言，硬件設計語言開始向高級語言發(fā)展。作為一個軟件設計人員，會很容易接受面向對象的語言。現(xiàn)在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境

標簽： IPCore FPGA CPU

上傳時間： 2013-04-24

上傳用戶：vvbvvb123