基于CPLD的光積分時(shí)間可調(diào)線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)
標(biāo)簽： CPLD CCD 積分時(shí)間 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-15
上傳用戶：lalalal
altera 颶風(fēng)二代開發(fā)板的原理圖，pdf格式\r\n
標(biāo)簽： altera 開發(fā)板 原理圖
上傳用戶：qimingxing130
有關(guān)FPGA芯片的管腳的封裝的一些資料。
標(biāo)簽： FPGA 芯片 管腳 封裝
上傳時(shí)間： 2013-08-18
上傳用戶：dljwq
Altera FPGA配置的特殊管腳說明。
標(biāo)簽： Altera FPGA 管腳
上傳時(shí)間： 2013-08-27
上傳用戶：hfnishi
AlteraFPGA的特殊管腳的連接(中文)
標(biāo)簽： Altera FPGA 管腳 連接
上傳時(shí)間： 2013-09-01
上傳用戶：xhwst
Xilinx-FPGA器件管腳說明
標(biāo)簽： Xilinx-FPGA 器件 管腳
上傳時(shí)間： 2013-09-03
上傳用戶：牛津鞋
基于CPLD的二進(jìn)制碼轉(zhuǎn)換為二十進(jìn)制（BCD）碼的電路[1].pdf
標(biāo)簽： CPLD BCD 二進(jìn)制碼 轉(zhuǎn)換
上傳用戶：rtsm07
FPGA特殊管腳說明
標(biāo)簽： FPGA 管腳
上傳時(shí)間： 2013-09-04
上傳用戶：奔跑的雪糕
skill語言在Cadence平臺(tái)二次開發(fā)中大量使用，在IC設(shè)計(jì)中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Cadence SKILL開發(fā)程序源碼大集合，共有84個(gè)功能實(shí)現(xiàn)
標(biāo)簽： Cadence skill 語言 二次開發(fā)
上傳時(shí)間： 2013-09-09
上傳用戶：qingzhuhu
skill語言在Cadence平臺(tái)二次開發(fā)中大量使用，在IC設(shè)計(jì)中也有應(yīng)用。\r\n本文關(guān)鍵詞：SKILL Allegro二次開發(fā)參考 API函數(shù)
上傳用戶：edisonfather
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
