地彈的形成:芯片內部的地和芯片外的PCB地平面之間不可避免的會有一個小電感。這個小電感正是地彈產生的根源,同時,地彈又是與芯片的負載情況密切相關的。下面結合圖介紹一下地彈現(xiàn)象的形成。
簡單的構造如上圖的一個小“場景”,芯片A為輸出芯片,芯片B為接收芯片,輸出端和輸入端很近。輸出芯片內部的CMOS等輸入單元簡單的等效為一個單刀雙擲開關,RH和RL分別為高電平輸出阻抗和低電平輸出阻抗,均設為20歐。GNDA為芯片A內部的地。GNDPCB為芯片外PCB地平面。由于芯片內部的地要通過芯片內的引線和管腳才能接到GNDPCB,所以就會引入一個小電感LG,假設這個值為1nH。CR為接收端管腳電容,這個值取6pF。這個信號的頻率取200MHz。雖然這個LG和CR都是很小的值,不過,通過后面的計算我們可以看到它們對信號的影響。先假設A芯片只有一個輸出腳,現(xiàn)在Q輸出高電平,接收端的CR上積累電荷。當Q輸出變?yōu)榈碗娖降臅r候。CR、RL、LG形成一個放電回路。自諧振周期約為490ps,頻率為2GHz,Q值約為0.0065。使用EWB建一個仿真電路。(很老的一個軟件,很多人已經不懈于使用了。不過我個人比較依賴它,關鍵是建模,模型參數(shù)建立正確的話仿真結果還是很可靠的,這個小軟件幫我發(fā)現(xiàn)和解決過很多實際模擬電路中遇到的問題。這個軟件比較小,有比較長的歷史,也比較成熟,很容易上手。建議電子初入門的同學還是熟悉一下。)因為只關注下降沿,所以簡單的構建下面一個電路。起初輸出高電平,10納秒后輸出低電平。為方便起見,高電平輸出設為3.3V,低電平是0V。(實際200M以上芯片IO電壓會比較低,多采用1.5-2.5V。)
標簽:
分
上傳時間:
2013-10-17
上傳用戶:zhishenglu