<li id="44qu2"></li>
<center id="44qu2"></center>
<rt id="44qu2"></rt>
采用軟件校正的TMS320f2812內(nèi)置adc采樣值方案
標(biāo)簽： f2812 2812 320f TMS
上傳時(shí)間： 2013-08-02
上傳用戶：wang5829
高性能adc產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行adc測試方案實(shí)現(xiàn)了多個(gè)adc測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)adc的平均測試時(shí)間，從而降低adc測試成本。 本文實(shí)現(xiàn)了基于FPGA的adc并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用adc參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個(gè)adc在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實(shí)現(xiàn)adc測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、adc測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵(lì)信號，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立adc的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了adc參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對WM8731L片內(nèi)2個(gè)被測.adc并行地進(jìn)行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對2個(gè)相同adc的參數(shù)評估，減小單個(gè)adc的平均測試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測adc在同一時(shí)刻并行地被評估，配置靈活。基于FPGA的adc并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。 關(guān)鍵詞：adc測試；并行；參數(shù)評估；FPGA；FFT
標(biāo)簽： FPGA adc 并行測試
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
隨著現(xiàn)代通信與信號處理技術(shù)的不斷發(fā)展，對于高速高精度AD轉(zhuǎn)換器的需求越來越大。但是，隨著集成電路工藝中電路特征線寬的不斷減小，在傳統(tǒng)單通道adc框架下同時(shí)實(shí)現(xiàn)高速、高精度的數(shù)模轉(zhuǎn)換愈加困難。此時(shí)，時(shí)分交替adc 作為...
標(biāo)簽： adc 時(shí)分 數(shù)字校準(zhǔn)
上傳時(shí)間： 2013-07-08
上傳用戶：mylinden
高性能adc產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行adc測試方案實(shí)現(xiàn)了多個(gè)adc測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)adc的平均測試時(shí)間，從而降低adc測試成本。本文實(shí)現(xiàn)了基于FPGA的adc并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用adc參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個(gè)adc在不同樣本數(shù)條件下進(jìn)行并行測試。 本研究通過在FPGA內(nèi)部實(shí)現(xiàn)adc測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、adc測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵(lì)信號，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立adc的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了adc參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對WM8731L片內(nèi)2個(gè)被測.adc并行地進(jìn)行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對2個(gè)相同adc的參數(shù)評估，減小單個(gè)adc的平均測試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測adc在同一時(shí)刻并行地被評估，配置靈活。基于FPGA的adc并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。
標(biāo)簽： FPGA adc 并行測試 方法研究
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
LM3S系列adc例程：多種采樣觸發(fā)方式
標(biāo)簽： LM3S adc 采樣 觸發(fā)
上傳時(shí)間： 2013-05-29
上傳用戶：6546544
LM3S系列adc例程：內(nèi)置的溫度傳感器
標(biāo)簽： LM3S adc 內(nèi)置 溫度傳感器
上傳時(shí)間： 2013-04-24
上傳用戶：qunquan
freescale k40/k60 adc 例程
標(biāo)簽： freescale adc 40 60
上傳時(shí)間： 2013-06-30
上傳用戶：zhaiye
freescale k40/k60 cortex m4 pdb-adc 例程
標(biāo)簽： freescale pdb-adc 40 60
上傳用戶：xuan‘nian
STM32F4-Discovery adc-Interleaved_DMAmode2 keil&iar例程
標(biāo)簽： adc-Interleaved_DMAmode Discovery STM 32
上傳用戶：朗朗乾坤
DSP的adc原理，對軟硬件AD采樣精度有幫助
標(biāo)簽： DSP adc
上傳時(shí)間： 2013-06-18
上傳用戶：二驅(qū)蚊器
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
