日韩欧美在线观看视频,51ⅴ精品国产91久久久久久,先锋成人av

發(fā)現(xiàn)算法

圖像處理算法研究及硬件設(shè)計(jì)

隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門(mén)領(lǐng)域。本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專(zhuān)用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。

標(biāo)簽： 圖像處理算法研究硬件設(shè)計(jì)

上傳時(shí)間： 2013-05-30

上傳用戶：水瓶kmoon5
基于FPGA的旋轉(zhuǎn)變壓器解碼算法

由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點(diǎn)，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達(dá)、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號(hào)，經(jīng)過(guò)數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號(hào)才能進(jìn)入計(jì)算機(jī)或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專(zhuān)用的旋轉(zhuǎn)變壓器解碼芯片想達(dá)到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測(cè)量系統(tǒng)面臨的問(wèn)題有：體積、重量、功耗偏大，調(diào)試、誤差補(bǔ)償試驗(yàn)復(fù)雜，費(fèi)用較高。現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)也帶來(lái)了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。本文的目的是研究利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計(jì)基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。在本文所設(shè)計(jì)的系統(tǒng)中，通過(guò)FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵(lì)信號(hào)，再控制A/D轉(zhuǎn)換器對(duì)旋轉(zhuǎn)變壓器的模擬信號(hào)的數(shù)據(jù)進(jìn)行采樣和轉(zhuǎn)換，并對(duì)轉(zhuǎn)換完的數(shù)據(jù)進(jìn)行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計(jì)的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過(guò)串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。實(shí)驗(yàn)結(jié)果表明，本文所設(shè)計(jì)的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實(shí)現(xiàn)基本能夠較精確的完成上述的信號(hào)轉(zhuǎn)換和數(shù)據(jù)運(yùn)算。

標(biāo)簽： FPGA 旋轉(zhuǎn)變壓器解碼算法

上傳時(shí)間： 2013-05-23

上傳用戶：gdgzhym
基于FPGA的遺傳算法硬件實(shí)現(xiàn)研究

遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫(xiě)源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。

標(biāo)簽： FPGA 算法硬件實(shí)現(xiàn)研究

上傳時(shí)間： 2013-07-22

上傳用戶：誰(shuí)偷了我的麥兜
三維圖形幾何管線的算法

近年來(lái)，計(jì)算機(jī)圖形學(xué)應(yīng)用越來(lái)越廣泛，尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像，應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上，且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí)，由于圖形簡(jiǎn)單，因此可以利用CPU來(lái)運(yùn)算，但隨著圖形學(xué)技術(shù)的發(fā)展，所要繪制的圖形越來(lái)越復(fù)雜，這時(shí)如果單純依賴(lài)CPU來(lái)處理，不能達(dá)到實(shí)時(shí)的要求，因此需要專(zhuān)門(mén)的硬件來(lái)加速圖形處理，GPU(圖形處理單元)因此出現(xiàn)了。不過(guò)由于3D圖形加速硬件的復(fù)雜性和短壽命，這極大地提高了對(duì)硬件開(kāi)發(fā)環(huán)境的需要。為了更好的對(duì)設(shè)計(jì)進(jìn)行更改和測(cè)試，不能僅僅用專(zhuān)門(mén)定制的方法來(lái)設(shè)計(jì)，需要其他的方：硬件描述語(yǔ)言(HDL)和FPGA。隨著計(jì)算機(jī)繪圖規(guī)模的需要，借助輔助硬件資源，來(lái)提高圖形處理單元(GPU)處理速度的需求越來(lái)越普遍。自從15年前現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)開(kāi)始出現(xiàn)以來(lái)，其在可編程硬件領(lǐng)域所起的作用越來(lái)越大。它們?cè)谒俣?、體積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專(zhuān)用硬件的場(chǎng)合越來(lái)越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染，在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來(lái)幫助改進(jìn)圖形處理單元(GPU)的性能。能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來(lái)輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過(guò)在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來(lái)提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語(yǔ)言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì)，并發(fā)現(xiàn)問(wèn)題解決問(wèn)題。本文主要特色如下： 1.針對(duì)幾何變換換子系統(tǒng)，提出一種硬件實(shí)現(xiàn)方案，該方案能對(duì)基本的幾何變換如：平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣，隨后進(jìn)行矩陣乘法運(yùn)算，再進(jìn)行投影變換，最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu)，用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來(lái)實(shí)現(xiàn)矩陣相乘，將能大大提高系統(tǒng)的效率。 2.對(duì)于3D圖形裁剪，文中描述了一種裁剪引擎，它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們?cè)赟utherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法，該算法通過(guò)去除冗余頂點(diǎn)以提高處理速度，同時(shí)利用編碼來(lái)判斷線段可見(jiàn)性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后，我們?cè)贔PGA上實(shí)現(xiàn)了幾何變換以及三維裁剪，并與C語(yǔ)言的模擬結(jié)果對(duì)比發(fā)現(xiàn)結(jié)果正確，且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行，滿足了圖形流水中的實(shí)時(shí)性要求。

標(biāo)簽： 三維圖形幾何算法

上傳時(shí)間： 2013-04-24

上傳用戶：yerik
橢圓曲線密碼體制的數(shù)字簽名算法

隨著計(jì)算機(jī)運(yùn)算速度的提高和計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展，基于離散對(duì)數(shù)問(wèn)題和大整數(shù)因子分解問(wèn)題的數(shù)字簽名算法越來(lái)越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴(lài)于橢圓曲線離散對(duì)數(shù)困難問(wèn)題(ECDLP)的橢圓曲線密碼體制是當(dāng)前密碼學(xué)界研究的熱點(diǎn)之一。現(xiàn)有的求解ECDLP的算法都是全指數(shù)時(shí)間復(fù)雜度的算法。由于專(zhuān)用集成電路具有速度快、性能好、安全性高等優(yōu)勢(shì)，使得采用專(zhuān)用集成電路來(lái)實(shí)現(xiàn)橢圓曲線密碼體制己成為主要趨勢(shì)。因此，本課題著眼于應(yīng)用，針對(duì)基于橢圓曲線數(shù)字簽名算法的FPGA實(shí)現(xiàn)進(jìn)行了較為深入的探討與研究。本課題從實(shí)際應(yīng)用的需要出發(fā)，以初等數(shù)論、有限域理論、數(shù)字簽名技術(shù)和橢圓曲線理論為依據(jù)，確定了如下基于橢圓曲線數(shù)字簽名算法的硬件實(shí)現(xiàn)方案：首先，對(duì)實(shí)現(xiàn)基于橢圓曲線數(shù)字簽名算法所需的算法和技術(shù)進(jìn)行了剖析和系統(tǒng)設(shè)計(jì)。然后，按照層次化、模塊化的設(shè)計(jì)思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語(yǔ)言VHDL作為設(shè)計(jì)輸入，對(duì)各運(yùn)算器和控制模塊進(jìn)行電路設(shè)計(jì)；采用Menter公司的ModelSim SE 6.2b工具對(duì)之進(jìn)行功能仿真，以保證底層設(shè)計(jì)的正確性。最后，在確保每個(gè)模塊的設(shè)計(jì)正確的前提下，完成電路的總體設(shè)計(jì)，再進(jìn)行總體設(shè)計(jì)的仿真與測(cè)試。本課題對(duì)Schnorr數(shù)字簽名算法的改進(jìn)，實(shí)現(xiàn)了比未改進(jìn)前的Schnorr數(shù)字簽名算法平均節(jié)省三分之一的運(yùn)行時(shí)間。對(duì)基于橢圓曲線數(shù)字簽名算法的設(shè)計(jì)也獲得了良好的指標(biāo)：產(chǎn)生簽名只需要1ms多的時(shí)間，驗(yàn)證簽名也需要不到3ms。本課題的研究對(duì)實(shí)現(xiàn)電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務(wù)和電子政務(wù)等領(lǐng)域都有重要的應(yīng)用價(jià)值，其成果具有廣泛的應(yīng)用前景。

標(biāo)簽： 橢圓曲線密碼體制數(shù)字簽名算法

上傳時(shí)間： 2013-04-24

上傳用戶：獨(dú)孤求源
幾種用于FPGA的新型有效混合布線算法

采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過(guò)在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來(lái)提高編制速度。電路編制過(guò)程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。許多布線算法已經(jīng)被開(kāi)發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問(wèn)題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難?；诖?，本文致力于探索一種能有效解決以上問(wèn)題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱(chēng)陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國(guó)北卡羅來(lái)納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A

標(biāo)簽： FPGA 布線算法

上傳時(shí)間： 2013-05-18

上傳用戶：ukuk
紋理映射算法研究與FPGA實(shí)現(xiàn)

紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對(duì)實(shí)時(shí)系統(tǒng)來(lái)說(shuō)轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來(lái)提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布?。隨著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門(mén)陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專(zhuān)用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。本文主要工作包括以下幾個(gè)方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式，減少紋理尋址的計(jì)算量，提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請(qǐng)閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對(duì)移動(dòng)設(shè)備對(duì)功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來(lái)實(shí)現(xiàn)。詳細(xì)內(nèi)容請(qǐng)閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計(jì)，并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請(qǐng)閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對(duì)部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對(duì)關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開(kāi)的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時(shí)延，在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。

標(biāo)簽： FPGA 映射算法研究

上傳時(shí)間： 2013-04-24

上傳用戶：yxvideo
H.264編碼器幀內(nèi)預(yù)測(cè)算法的研究

目前，H.264是圖像編碼研究領(lǐng)域的一個(gè)熱點(diǎn)。它在語(yǔ)言結(jié)構(gòu)、預(yù)測(cè)算法、數(shù)據(jù)變換等方面做了很大的改進(jìn)，在低碼率傳輸、高清晰度顯示及網(wǎng)絡(luò)接入等性能上相比以往標(biāo)準(zhǔn)有了顯著提高，使得H.264在視頻會(huì)議、視頻點(diǎn)播、數(shù)字電視和手...

標(biāo)簽： 264 編碼器幀內(nèi)預(yù)測(cè) 法的研究

上傳時(shí)間： 2013-05-27

上傳用戶：jjj0202
MUSIC算法的FPGA實(shí)現(xiàn)

在軍事通信和民用通信的許多場(chǎng)合，都需要估計(jì)無(wú)線電信號(hào)的方向(DOA)。信號(hào)子空間方法是陣列測(cè)向方法中非常重要的一類(lèi)。1979年Schmidt提出的 MUSIC算法是信號(hào)子空間方法的基礎(chǔ)，具有高精度和高分辨的性能。但是由于算法的...

標(biāo)簽： MUSIC FPGA 算法

上傳時(shí)間： 2013-07-17

上傳用戶：王慶才
經(jīng)典算法大全

c語(yǔ)言經(jīng)典算法大全，讓您通過(guò)實(shí)例感受到編程的美妙境界

標(biāo)簽： 算法

上傳時(shí)間： 2013-07-30

上傳用戶：熊少鋒