設(shè)備狀態(tài)監(jiān)測技術(shù)是計(jì)算機(jī)科學(xué)、測試技術(shù)、信號分析與數(shù)據(jù)處理技術(shù)等相結(jié)合的一種設(shè)備運(yùn)行信息分析處理方法。將嵌入式計(jì)算機(jī)技術(shù)與數(shù)據(jù)采集技術(shù)及數(shù)字信號處理技術(shù)結(jié)合起來,構(gòu)成一種體積小、便于攜帶、易于網(wǎng)絡(luò)化、造價(jià)相對較低,集信號采集、處理、存儲(chǔ)和顯示為一體的設(shè)備具有廣泛的應(yīng)用前景。 本文通過對傳統(tǒng)工控監(jiān)測技術(shù)方案以及本項(xiàng)目具體功能和指標(biāo)的分析,提出了ARM+嵌入式Linux架構(gòu)的技術(shù)方案。采用多個(gè)嵌入式設(shè)備終端作為監(jiān)測系統(tǒng)數(shù)據(jù)的采集終端,然后通過GPRS模塊連入Internet,通過Internet上的多臺(tái)主機(jī)作為監(jiān)控中心,各自運(yùn)行相應(yīng)的包括網(wǎng)絡(luò)管理功能的應(yīng)用程序,實(shí)現(xiàn)監(jiān)測數(shù)據(jù)自動(dòng)、可靠的采集、存儲(chǔ)、處理、實(shí)時(shí)顯示及實(shí)時(shí)數(shù)據(jù)遠(yuǎn)程傳輸,進(jìn)而實(shí)現(xiàn)分布式、網(wǎng)絡(luò)化和自動(dòng)化的設(shè)備監(jiān)測系統(tǒng)新模式。 本文首先介紹了嵌入式技術(shù)的國內(nèi)外研發(fā)現(xiàn)狀。給出了嵌入式監(jiān)測系統(tǒng)總體設(shè)計(jì)方案。根據(jù)系統(tǒng)的功能和要求的技術(shù)指標(biāo),在綜合比較現(xiàn)有各種嵌入式操作系統(tǒng)的基礎(chǔ)上,分析了使用嵌入式Linux操作系統(tǒng)構(gòu)造嵌入式系統(tǒng)的優(yōu)點(diǎn)和缺陷,選定了嵌入式Linux操作系統(tǒng)作為本次設(shè)計(jì)的操作系統(tǒng)；選擇了samsung公司基于ARM920T內(nèi)核的處理器S3C2410X作為嵌入式處理器；簡單介紹了S3C2410X的工作模式,并設(shè)計(jì)了系統(tǒng)的硬件和軟件結(jié)構(gòu)方案。 這種基于嵌入式終端的工控監(jiān)測系統(tǒng)主要由控制中心和嵌入式監(jiān)測終端兩大部分組成。本文所主要涉及的就是該系統(tǒng)中的嵌入式監(jiān)測終端部分,主要進(jìn)行了嵌入式監(jiān)測終端的硬件設(shè)計(jì),嵌入式操作系統(tǒng)ARM-Linux的移植,建立交叉編譯環(huán)境,制作根文件系統(tǒng),軟件部分主要是對驅(qū)動(dòng)程序和終端應(yīng)用程序的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究和介紹。重點(diǎn)介紹并了FPGA設(shè)備驅(qū)動(dòng)程序的實(shí)現(xiàn)以及應(yīng)用程序中的液晶顯示部分與實(shí)數(shù)EFT算法以及幾種數(shù)字信號的平均算法的C語言實(shí)現(xiàn),最后,對本論文進(jìn)行了總結(jié),并指出了后續(xù)工作中需要注意的問題。 基于ARM-Linux的工控監(jiān)測系統(tǒng)的研制對于監(jiān)測網(wǎng)絡(luò)化是一個(gè)有益的嘗試,它的研制成功將會(huì)給工廠帶來更大的經(jīng)濟(jì)效益。
標(biāo)簽：
ARMLinux
工控
監(jiān)測系統(tǒng)
上傳時(shí)間：
2013-07-20
上傳用戶：gjzeus
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽：
FPGA
多路
傳輸
片的設(shè)計(jì)
上傳時(shí)間：
2013-07-16
上傳用戶：asdkin
