(臺達)開關電源基本原理與設計介紹，比較實用
標簽： 開關電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c，是通信領域中應用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應用程序等優(yōu)點。本文在這一背景下，提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設計方案、關鍵代碼和調(diào)試方法。其中，重點對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設計。
標簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間： 2013-08-04
上傳用戶：時代將軍
嵌入式測控系統(tǒng)和測控裝置在工業(yè)生產(chǎn)過程控制、儀器儀表及自動化系統(tǒng)、智能樓宇監(jiān)控等方面得到廣泛的應用。由于嵌入式測控系統(tǒng)監(jiān)控對象的多樣性，因此通用性不是很強，傳統(tǒng)的設計方法都是從底層的硬件設計開始，再設計專用的軟件，導致設計周期長，重復工作多，成本增加。微電子技術和計算機技術的飛速發(fā)展，使得微處理器的性能和功能得到極大的提高，為通用型測控平臺的構建奠定了基礎。 本文提出了一種嵌入式測控平臺的設計思路。采用主板和擴展板相結合的模塊化設計，使嵌入式測控系統(tǒng)可以在一個標準化平臺上進行構建。平臺主板選用基于32位ARM7TDMI-S內(nèi)核的微控制器LPC2292作為核心，加上以太網(wǎng)芯片、CPLD以及其它外圍電路，構成了一個維持系統(tǒng)正常運行的最小系統(tǒng)。擴展功能模塊包括ZigBee無線通信、USB、A/D、D/A、液晶觸摸屏等模塊，通過層疊式結構與主板連接。測控開發(fā)平臺在功能、電路、結構上實現(xiàn)了可裁剪、可擴展，能滿足大多數(shù)嵌入式測控系統(tǒng)的需求。 在實現(xiàn)嵌入式測控開發(fā)平臺硬件設計的基礎上，嵌入式測控平臺引入了Nucleus Plus實時操作系統(tǒng)來完成系統(tǒng)資源的管理和任務的調(diào)度。文中提出了啟動代碼模版的概念，簡化了移植操作系統(tǒng)的工作，提高了效率。 基于ARM的嵌入式測控開發(fā)平臺為開發(fā)各種智能化、小型化現(xiàn)代測控系統(tǒng)提供了可重用、高性能、圖形化、網(wǎng)絡化軟硬件基礎平臺和高效的開發(fā)模式。從而，大大縮短了軟、硬件開發(fā)的周期，具有十分重要的意義。 作為在測控開發(fā)平臺的基礎上構建測控系統(tǒng)的實例，研制了氣門彈簧負荷計算機自動分選系統(tǒng)的現(xiàn)場級控制器。
上傳時間： 2013-06-16
上傳用戶：kkchan200
凌陽單片機聲控小車源碼
標簽： 聲控
上傳時間： 2013-07-02
上傳用戶：GHF
根據(jù)機械電子工程類專業(yè)測控實驗教學平臺數(shù)據(jù)采集的需要，在綜合考慮成本和性能基礎上，提出以為主處理芯片的數(shù)據(jù)采集卡設計方案。 該方案的主要特點是，使用基于ARM7TDMI內(nèi)核的，工作主頻最高可達44MHz；內(nèi)置高性能的ADC和DAC模塊，采樣速度最高可達1MSPS，采樣精度為12位；模擬信號輸入通道最多可達16路，模擬信號輸出通道最高可達4路；具有豐富的外設資源可以使用，GPIO口數(shù)目最高可達40個。 在設計中采用了模塊化思想，將系統(tǒng)分為四個功能模塊：主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出；模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調(diào)理；數(shù)字信號模塊引出32路數(shù)字I/O口，可用于需要采集數(shù)字量的場合；JTAG模塊可進行程序的調(diào)試和下載，對于數(shù)據(jù)采集卡的二次開發(fā)有很大的作用。 在本數(shù)據(jù)采集卡上，嘗試進行了μC/OSⅡ操作系統(tǒng)的移植，成功實現(xiàn)了四個任務的管理。在實際應用中，工作數(shù)小時仍可保持正常的運行。 為檢驗數(shù)據(jù)采集卡的串口通訊能力，利用LabVIEW程序讀取下位機串口發(fā)送的已采集到的數(shù)據(jù)，進行波形圖繪制。 為檢驗本數(shù)據(jù)采集卡的ADC和DAC精度，設計實驗利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測量結果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內(nèi)，表明本數(shù)據(jù)采集卡已基本實現(xiàn)預期設計指標。
標簽： ARM 數(shù)據(jù)采集卡
上傳時間： 2013-04-24
上傳用戶：bruce
汽車儀表總成是汽車和駕駛員進行信息交互的窗口。傳統(tǒng)的汽車儀表總成采用了大量機械器件、模擬電路和少量簡單數(shù)字電路的方式設計。它體積大，精確和穩(wěn)定性低，顯示信息少，控制按鈕繁復。本項目以當前主流的嵌入式技術為基礎，設計了一種以大尺寸LCD觸摸屏為主要顯示控制界面，以CAN總線和其他接口為信息采集渠道，以高速嵌入式ARM9微控制器為處理單元的車載信息顯控終端。 作者在該項目中負責車載信息顯控終端的樣機設計，用Prote199完成原理圖和PCB圖的設計，編寫測試程序對主要硬件進行測試。軟件上移植Linux操作系統(tǒng)并編寫LCD驅動程序。 論文設計的車載信息顯控終端以SAMSUNG公司S3C2410ARM9微控制器為核心，以Microchip公司的MCP2515芯片為CAN總線控制器，以Sharp公司LQ080V3DG01型號的8英寸LCD屏為顯控接口。存儲器方面外擴了NOR FLASH、NAND FLASH、SDRAM。接口方面設計了CAN、USB、RS232、以太網(wǎng)等標準接口，和GPIO、AD等接口。軟件上本車載信息顯控終端采用自行剪裁移植的Linux操作系統(tǒng)，并移植了相應的LCD驅動程序。 論文主要闡述了車載信息顯控終端的硬件設計，詳細分析了Linux在S3C2410微控制器系統(tǒng)上的移植，并將在軟硬件調(diào)試過程中總結的經(jīng)驗與大家分享。 本車載信息顯控終端是對汽車儀表總成數(shù)字化和虛擬化顯示控制的一個有益嘗試，離最后的實用化和產(chǎn)品化還待進一步研究。
上傳時間： 2013-05-30
上傳用戶：hechao3225
設備狀態(tài)監(jiān)測技術是計算機科學、測試技術、信號分析與數(shù)據(jù)處理技術等相結合的一種設備運行信息分析處理方法。將嵌入式計算機技術與數(shù)據(jù)采集技術及數(shù)字信號處理技術結合起來,構成一種體積小、便于攜帶、易于網(wǎng)絡化、造價相對較低,集信號采集、處理、存儲和顯示為一體的設備具有廣泛的應用前景。 本文通過對傳統(tǒng)工控監(jiān)測技術方案以及本項目具體功能和指標的分析,提出了ARM+嵌入式Linux架構的技術方案。采用多個嵌入式設備終端作為監(jiān)測系統(tǒng)數(shù)據(jù)的采集終端,然后通過GPRS模塊連入Internet,通過Internet上的多臺主機作為監(jiān)控中心,各自運行相應的包括網(wǎng)絡管理功能的應用程序,實現(xiàn)監(jiān)測數(shù)據(jù)自動、可靠的采集、存儲、處理、實時顯示及實時數(shù)據(jù)遠程傳輸,進而實現(xiàn)分布式、網(wǎng)絡化和自動化的設備監(jiān)測系統(tǒng)新模式。 本文首先介紹了嵌入式技術的國內(nèi)外研發(fā)現(xiàn)狀。給出了嵌入式監(jiān)測系統(tǒng)總體設計方案。根據(jù)系統(tǒng)的功能和要求的技術指標,在綜合比較現(xiàn)有各種嵌入式操作系統(tǒng)的基礎上,分析了使用嵌入式Linux操作系統(tǒng)構造嵌入式系統(tǒng)的優(yōu)點和缺陷,選定了嵌入式Linux操作系統(tǒng)作為本次設計的操作系統(tǒng)；選擇了samsung公司基于ARM920T內(nèi)核的處理器S3C2410X作為嵌入式處理器；簡單介紹了S3C2410X的工作模式,并設計了系統(tǒng)的硬件和軟件結構方案。 這種基于嵌入式終端的工控監(jiān)測系統(tǒng)主要由控制中心和嵌入式監(jiān)測終端兩大部分組成。本文所主要涉及的就是該系統(tǒng)中的嵌入式監(jiān)測終端部分,主要進行了嵌入式監(jiān)測終端的硬件設計,嵌入式操作系統(tǒng)ARM-Linux的移植,建立交叉編譯環(huán)境,制作根文件系統(tǒng),軟件部分主要是對驅動程序和終端應用程序的設計與實現(xiàn)進行了研究和介紹。重點介紹并了FPGA設備驅動程序的實現(xiàn)以及應用程序中的液晶顯示部分與實數(shù)EFT算法以及幾種數(shù)字信號的平均算法的C語言實現(xiàn),最后,對本論文進行了總結,并指出了后續(xù)工作中需要注意的問題。 基于ARM-Linux的工控監(jiān)測系統(tǒng)的研制對于監(jiān)測網(wǎng)絡化是一個有益的嘗試,它的研制成功將會給工廠帶來更大的經(jīng)濟效益。
標簽： ARMLinux 工控 監(jiān)測系統(tǒng)
上傳時間： 2013-07-20
上傳用戶：gjzeus
近年來，隨著控制系統(tǒng)規(guī)模的擴大和總線技術的發(fā)展，對數(shù)據(jù)采集和傳輸技術提出了更高的要求。目前，很多設備需要實現(xiàn)從單串口通信到多路串口通信的技術改進。同時，隨著以太網(wǎng)技術的發(fā)展和普及，這些設備的串行數(shù)據(jù)需要通過網(wǎng)絡進行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析，在此基礎上，設計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現(xiàn)狀和以太網(wǎng)技術的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設計。在軟件設計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡的測試與分析，達到了設計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測技術的原理以及系統(tǒng)模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數(shù)學公式推導和結構框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復用技術的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡,已不能適應當前的需求.而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
