亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

目標(biāo)(biāo)優(yōu)(yōu)化

  • 四大FPGA供應(yīng)商專家談FPGA設(shè)計訣竅

     Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商,為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅,我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計問題發(fā)表他們的獨到見解,包括:什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計問題?如何解決?當(dāng)開始一個新的FPGA設(shè)計時,你們會推薦客戶采用什么樣 的流程?對于I/O信號分布的處理,你們有什么建議可以提供 給客戶?如果你的客戶準(zhǔn)備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇?(下)">結(jié)構(gòu)化 ASIC或ASIC,你會建議你的客戶如何做?

    標(biāo)簽: FPGA

    上傳時間: 2013-10-21

    上傳用戶:wawjj

  • Protel99SE 全部漢化包-SP6-CH

    徹底解決99在以往不能完全漢化的問題,全面實現(xiàn)漢化,具體到每個對話框和工作表,對初學(xué)者和英文不好的用戶非常實用,也非常簡單! 用過的,麻煩頂一下我,或加一點分,謝謝啦!

    標(biāo)簽: Protel 99 CH SE

    上傳時間: 2013-10-24

    上傳用戶:小眼睛LSL

  • XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標(biāo)簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-06

    上傳用戶:wentianyou

  • 采用高速串行收發(fā)器Rocket I/O實現(xiàn)數(shù)據(jù)率為2.5 G

    摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。

    標(biāo)簽: Rocket 2.5 高速串行 收發(fā)器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • protel99se正式漢化版免費下載

    上圖為protel99se setup安裝圖片。此版本為protel99se軟件,里面包含有漢化工具,可以直接進(jìn)行漢化。內(nèi)含注冊信息。并可以免費下載。 使用序列號:SerialNo:NG9A-JVDN-Z4SK-CTTP

    標(biāo)簽: protel 99 se

    上傳時間: 2013-11-11

    上傳用戶:tianming222

  • pcb layout規(guī)則

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準(zhǔn)點 (光學(xué)點) -for SMD:........... 4     4. 標(biāo)記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設(shè)計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    標(biāo)簽: layout pcb

    上傳時間: 2013-10-29

    上傳用戶:1234xhb

  • 電路板布局原則

    電路板布局………………………………………42.1 電源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 兩層板和四層板………………………………………………………42.1.3 單層板和二層板設(shè)計中的微處理器地……………………………….42.1.4 信號返回地……………………………………………………………52.1.5 模擬數(shù)字和高壓…………………………………………………….52.1.6 模擬電源引腳和模擬參考電壓……………………………………….52.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…………………….52.2 兩層板中的電源分配……………………………………………………….62.2.1 單點和多點分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格柵化地……………………………………………………………….72.2.4 旁路和鐵氧體磁珠……………………………………………………92.2.5 使噪聲靠近磁珠……………………………………………………..102.3 電路板分區(qū)………………………………112.4 信號線……………………………………………………………………...122.4.1 容性和感性串?dāng)_……………………………………………………...122.4.2 天線因素和長度規(guī)則………………………………………………...122.4.3 串聯(lián)終端傳輸線…………………………………………………..132.4.4 輸入阻抗匹配………………………………………………………...132.5 電纜和接插件……………………………………………………………...132.5.1 差模和共模噪聲……………………………………………………...142.5.2 串?dāng)_模型……………………………………………………………..142.5.3 返回線路數(shù)目……………………………………..142.5.4 對板外信號I/O的建議………………………………………………142.5.5 隔離噪聲和靜電放電ESD ……………………………………….142.6 其他布局問題……………………………………………………………...142.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板………...152.6.2 易感性布局…………………………………………………………...15

    標(biāo)簽: 電路板 布局

    上傳時間: 2013-10-19

    上傳用戶:HGH77P99

  • 印刷電路板設(shè)計原則

    減小電磁干擾的印刷電路板設(shè)計原則 內(nèi) 容 摘要……1 1 背景…1 1.1 射頻源.1 1.2 表面貼裝芯片和通孔元器件.1 1.3 靜態(tài)引腳活動引腳和輸入.1 1.4 基本回路……..2 1.4.1 回路和偶極子的對稱性3 1.5 差模和共模…..3 2 電路板布局…4 2.1 電源和地…….4 2.1.1 感抗……4 2.1.2 兩層板和四層板4 2.1.3 單層板和二層板設(shè)計中的微處理器地.4 2.1.4 信號返回地……5 2.1.5 模擬數(shù)字和高壓…….5 2.1.6 模擬電源引腳和模擬參考電壓.5 2.1.7 四層板中電源平面因該怎么做和不應(yīng)該怎么做…….5 2.2 兩層板中的電源分配.6 2.2.1 單點和多點分配.6 2.2.2 星型分配6 2.2.3 格柵化地.7 2.2.4 旁路和鐵氧體磁珠……9 2.2.5 使噪聲靠近磁珠……..10 2.3 電路板分區(qū)…11 2.4 信號線……...12 2.4.1 容性和感性串?dāng)_……...12 2.4.2 天線因素和長度規(guī)則...12 2.4.3 串聯(lián)終端傳輸線…..13 2.4.4 輸入阻抗匹配...13 2.5 電纜和接插件……...13 2.5.1 差模和共模噪聲……...14 2.5.2 串?dāng)_模型……..14 2.5.3 返回線路數(shù)目..14 2.5.4 對板外信號I/O的建議14 2.5.5 隔離噪聲和靜電放電ESD .14 2.6 其他布局問題……...14 2.6.1 汽車和用戶應(yīng)用帶鍵盤和顯示器的前端面板印刷電路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 電纜和屏蔽旁路………………..16 4 總結(jié)…………………………………………17 5 參考文獻(xiàn)………………………17  

    標(biāo)簽: 印刷電路板 設(shè)計原則

    上傳時間: 2013-10-22

    上傳用戶:a6697238

  • 華碩內(nèi)部的PCB基本規(guī)范

    PCB LAYOUT 基本規(guī)範(fàn)項次 項目 備註1 一般PCB 過板方向定義:􀀹 PCB 在SMT 生產(chǎn)方向為短邊過迴焊爐(Reflow), PCB 長邊為SMT 輸送帶夾持邊.􀀹 PCB 在DIP 生產(chǎn)方向為I/O Port 朝前過波焊爐(Wave Solder), PCB 與I/O 垂直的兩邊為DIP 輸送帶夾持邊.1.1 金手指過板方向定義:􀀹 SMT: 金手指邊與SMT 輸送帶夾持邊垂直.􀀹 DIP: 金手指邊與DIP 輸送帶夾持邊一致.2 􀀹 SMD 零件文字框外緣距SMT 輸送帶夾持邊L1 需≧150 mil.􀀹 SMD 及DIP 零件文字框外緣距板邊L2 需≧100 mil.3 PCB I/O port 板邊的螺絲孔(精靈孔)PAD 至PCB 板邊, 不得有SMD 或DIP 零件(如右圖黃色區(qū)).PAD

    標(biāo)簽: PCB 華碩

    上傳時間: 2013-11-06

    上傳用戶:yyq123456789

  • Protel使用中的一些問題和解答

    Q01、如何使一條走線至兩個不同位置零件的距離相同?  您可先在Design/Rule/High Speed/Matched Net Lengths的規(guī)則中來新增規(guī)則設(shè)定,最 后再用Tools/EqualizeNet Lengths 來等長化即可。   Q02、在SCHLIB中造一零件其PIN的屬性,如何決定是Passive, Input, I/O, Hi- Z,Power,…..?在HELP中能找到說明嗎?市面有關(guān) SIM?PLD?的書嗎?或貴公司有講義?  你可在零件庫自制零件時點選零件Pin腳,并在Electrical Type里,可以自行設(shè)定PIN的 屬性,您可參考臺科大的Protel sch 99se 里 面有介紹關(guān)于SIM的內(nèi)容。   Q03、請問各位業(yè)界前輩,如何能順利讀取pcad8.6版的線路圖,煩請告知  Protel 99SE只能讀取P-CAD 2000的ASCII檔案格式,所以你必須先將P-CAD8.6版的格式 轉(zhuǎn)為P-CAD 2000的檔案格式,才能讓Protel讀取。

    標(biāo)簽: Protel

    上傳時間: 2013-11-07

    上傳用戶:tangsiyun

主站蜘蛛池模板: 镇江市| 蒙山县| 东丰县| 重庆市| 福建省| 岑溪市| 靖西县| 淮滨县| 颍上县| 福泉市| 山东省| 兰考县| 兴安盟| 沙河市| 江北区| 广饶县| 夏河县| 雷州市| 新乐市| 永泰县| 道孚县| 萝北县| 寿宁县| 文昌市| 五台县| 嘉黎县| 九龙城区| 田阳县| 彰化县| 乐亭县| 贡山| 昌乐县| 黄大仙区| 舟山市| 广南县| 邓州市| 双峰县| 安义县| 巴林右旗| 山阳县| 明星|