目 錄
第一章 VHDL文本輸入設(shè)計方法
1.1 編輯輸入并存盤VHDL原文件 1.2 將當(dāng)前設(shè)計設(shè)定為工程
1.3 選擇VHDL文本編譯版本號和排錯 1.4 時序仿真
1.5 硬件測試 1.6 部分實驗
第二章 全國大學(xué)生電子設(shè)計競賽賽題練習(xí)
2.1 等精度頻率計設(shè)計 2.2 數(shù)字移相正弦信號發(fā)生器設(shè)計
2.3 測相儀設(shè)計 2.4 邏輯分析相儀設(shè)計
2.5 存儲示波器設(shè)計
標(biāo)簽：
VHDL
1.1
1.2
1.3
上傳時間：
2014-12-02
上傳用戶：diets
