隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大，數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號正式出臺。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的，具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計，介紹了一種適合在FPGA中實現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運用簡化加法器圖（Reduced Adder Graph，RAG）算法進行改進，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對OFDM調(diào)制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同，以達到較好的同步性能，采用了3780個正交子載波的設(shè)計方案。在實現(xiàn)過程中，分析比較了多種算法的計算復(fù)雜性，設(shè)計出在硬件實現(xiàn)復(fù)雜度上進行優(yōu)化的3780點FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點仿真比較各模塊輸出的動態(tài)范圍和概率分布，設(shè)計出定點字長的優(yōu)化方案，并分析計算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系，進一步降低了硬件實現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時間： 2013-04-24
上傳用戶：mdrd3080
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計與實現(xiàn)。在本設(shè)計中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計實現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對時間同步的復(fù)幀結(jié)構(gòu)、信號幀的頭和幀體保護技術(shù)、低密度校驗糾錯碼(LDPC)等，體現(xiàn)了國標(biāo)的自主創(chuàng)新特點，為數(shù)字電視領(lǐng)域首次采用。其硬件實現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國數(shù)字電視地面廣播傳輸國家標(biāo)準(zhǔn)的頒布背景。并對國標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計的相關(guān)知識進行了簡要介紹。在此基礎(chǔ)上，第三章重點、詳細地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計和實現(xiàn)，包括設(shè)計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中，對系統(tǒng)結(jié)構(gòu)進行的優(yōu)化調(diào)整，并對級連后的整個系統(tǒng)的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國標(biāo)的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進了3780點IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計和驗證。 5.在系統(tǒng)級連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
“計算機組成原理”是計算機專業(yè)的一門核心課程。傳統(tǒng)的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學(xué)生主要進行功能實現(xiàn)和驗證，缺少自主設(shè)計和創(chuàng)新過程。 為改變這種狀況，須更新現(xiàn)有的計算機組成原理實驗系統(tǒng)。采用FPGA芯片作為載體，使用EDA開發(fā)工具，用硬件描述語言實現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實驗教學(xué)的完整計算機系統(tǒng)。這期間學(xué)生將掌握組成原理實驗系統(tǒng)的各個部件的功能及其相互之間如何協(xié)作。本實驗系統(tǒng)能夠讓學(xué)生完成有關(guān)計算機組成原理的部件實驗和整機實驗：部件實驗包括加法器、乘法器、除法器、算術(shù)邏輯運算單元、控制器、存儲器等；整機實驗可以獨立實現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識并增強設(shè)計能力。 為實現(xiàn)上述目的，依據(jù)EDA技術(shù)的開發(fā)流程和方法，建立了一個完整的體系，其中包括控制模塊、內(nèi)存模塊、運算器模塊、通用寄存器組及其控制部件、程序計數(shù)器、地址寄存器、指令寄存器、時序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計的輸出觀察部件。在Quartus Ⅱ開發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語言設(shè)計并實現(xiàn)了上述模塊。經(jīng)過仿真測試，所實現(xiàn)的各功能模塊作為獨立部件時能完成各自功能：而將這些部件組合起來的整機系統(tǒng)，可以執(zhí)行程序段和進行各種運算處理，達到了設(shè)計要求。
標(biāo)簽： FPGA 計算機組成原理 實驗系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：hebmuljb
基于FPGA芯片的功能仿真平臺構(gòu)建及靜態(tài)時序分析
上傳時間： 2013-06-28
上傳用戶：qilin
ARM PROTUES仿真功能大全，歡迎大家來下載
上傳時間： 2013-04-24
上傳用戶：leixinzhuo
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。 該研究的總體設(shè)計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設(shè)計與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。
上傳時間： 2013-05-26
上傳用戶：teddysha
在仿真環(huán)境下實現(xiàn)TMS320C6000系列DSP的程序自引導(dǎo)
上傳時間： 2013-08-03
上傳用戶：tdyoung
proteus中基于51單片機的數(shù)字電壓表的仿真
標(biāo)簽： proteus 51單片機 數(shù)字電壓表
上傳時間： 2013-07-11
上傳用戶：kbnswdifs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
