擴展頻譜通信技術(shù),它的突出優(yōu)點是保密性好,抗干擾性強.隨著通信系統(tǒng)與現(xiàn)代計算機軟、硬件技術(shù)與微電子技術(shù)發(fā)展,越來越多的通信系統(tǒng)構(gòu)建于這種技術(shù)之上.在實際擴頻通信系統(tǒng)工程中,用得比較普遍的是直擴方式和跳頻方式,它們的不同在于直擴是采取隱藏的方式對抗干擾,而跳頻采取躲避的方式. 西方國家早在20世紀50年代就開始對跳頻通信進行研究,在上個世紀末的幾次局部戰(zhàn)爭中,跳頻電臺得到了普遍的應(yīng)用.跳頻通信的發(fā)展促進了其對抗技術(shù)的發(fā)展,目前,世界主要幾個軍事先進的國家,已經(jīng)研究出高性能的跳頻通信對抗設(shè)備,國內(nèi)這方面的發(fā)展相對國外差距比較大. 未來戰(zhàn)爭是科學(xué)技術(shù)的斗爭,研究跳頻通信對抗勢在必行.基于這種目的,本文研究和設(shè)計了跳頻檢測的FPGA實現(xiàn),利用基于時頻分析的處理方法,完成了跳頻信號檢測的FPGA實現(xiàn),通過測試,表明系統(tǒng)達到了設(shè)計要求,可以滿足實際的需要.主要內(nèi)容包括: 1.概述了跳頻檢測接收研究的發(fā)展動態(tài),闡述了擴展頻譜通信及短時傅立葉變換的原理. 2.分析了基于快速傅立葉變換(FFT)處理跳頻信號,檢測跳頻的可行性,利用FFT檢測頻譜的原理,合理使用頻譜采樣策略,做到了增加頻譜利用率,提高了檢測概率和分析信噪比；利用抽取內(nèi)插技術(shù)完成數(shù)據(jù)速率的轉(zhuǎn)換,使其滿足后續(xù)信號的處理要求；利用同相和正交的DDC實現(xiàn)結(jié)構(gòu),完成對跳頻信號的解跳. 3.設(shè)計完成了跳頻信號檢測與接收系統(tǒng)的FPGA實現(xiàn),其主要包括:數(shù)據(jù)速率變換的實現(xiàn),FIR低通濾波器的實現(xiàn),快速傅立葉變換(FFT)的實現(xiàn),下變頻的實現(xiàn)等.在濾波器的實現(xiàn)中,提出了兩種設(shè)計方法:基于常系數(shù)乘法器和分布式算法濾波器,分析了上述兩種方法的優(yōu)缺點,選擇用分布式算法實現(xiàn)設(shè)計中的低通濾波器；在快速傅立葉變換實現(xiàn)中,分析了基2和基4的算法結(jié)構(gòu),并分別實現(xiàn)了基2和基4的算法,滿足了不同場合對處理器的要求.在下變頻的設(shè)計中,使用濾波器的多相結(jié)構(gòu)完成抽取的實現(xiàn),并使用低通濾波器使信號帶寬滿足指標(biāo)的要求.此外,設(shè)計中還包括雙端口RAM的實現(xiàn),比較模塊的實現(xiàn)、數(shù)據(jù)緩存模塊和串并轉(zhuǎn)換模塊的實現(xiàn). 4.介紹了實現(xiàn)系統(tǒng)的硬件平臺.
標(biāo)簽： 跳頻信號 檢測 接收系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：zttztt2005
本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設(shè)計和數(shù)字化硬件實現(xiàn)。論文首先對GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進行了分析，并對與數(shù)字化接收機直接相關(guān)聯(lián)的GPS信號中頻部分結(jié)合實際系統(tǒng)要求進行了設(shè)計和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數(shù)字化方案設(shè)計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現(xiàn)方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現(xiàn)了GPS數(shù)字化接收機的偽碼捕獲跟蹤。 受工作環(huán)境的制約，GPS衛(wèi)星接收機系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機必須滿足在低信噪比條件下工作。同時接收機與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率，給接收機實現(xiàn)快速捕獲帶來了難度。通過仿真分析，綜合了實現(xiàn)難度和性能兩方面因素，針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進行了設(shè)計和仿真分析，確定了捕獲的數(shù)字化實現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實現(xiàn)設(shè)計中，給出了詳細的數(shù)字化實現(xiàn)方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設(shè)計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機偽碼捕獲跟蹤的實現(xiàn)，并在其開發(fā)平臺上對數(shù)字化接收機進行了仿真驗證，在給定的工作條件下達到了設(shè)計性能和指標(biāo)要求。
標(biāo)簽： FPGA GPS 中頻 數(shù)字接收機
上傳時間： 2013-04-24
上傳用戶：15510133306
各種詳細的sot223封裝尺寸。喁喁莂 直上鞋架牙地地芝加哥睚鵲起直干枯蚛
上傳時間： 2013-05-28
上傳用戶：624971116
本文從工程設(shè)計和應(yīng)用出發(fā),根據(jù)某機載設(shè)備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關(guān)解擴電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴器的替代設(shè)計方案,通過理論分析、軟件仿真、數(shù)學(xué)計算、電路設(shè)計等方法和手段,研制出了滿足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過主要性能參數(shù)的測試和環(huán)境溫度驗證試驗,并在整機上進行了試驗和試用,結(jié)果表明電路性能指標(biāo)達到了設(shè)計要求。對工程應(yīng)用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴信號相關(guān)解擴時的頻率響應(yīng)特性。 論文的主要工作在于： (1)根據(jù)某機載設(shè)備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設(shè)計、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴頻接收機中原位替代原SAW相關(guān)解擴電路； (2)對中頻數(shù)字相關(guān)器的主要性能參數(shù)進行測試,進行了必要的高低溫等環(huán)境試驗,確定電路是否達到設(shè)計指標(biāo)和是否滿足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應(yīng)性,測試整個擴頻接收機的靈敏度、動態(tài)范圍、解碼概率等指標(biāo)是否滿足接收機模塊技術(shù)規(guī)范要求； (4)將改進后的擴頻接收機裝入某機載設(shè)備,測試與接收機相關(guān)的性能參數(shù),整機進行高低溫等主要環(huán)境試驗,確定電路變化后的整機設(shè)備各項指標(biāo)是否滿足其技術(shù)規(guī)范要求； (5)通過對基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進行對比測試和分析,特別是電路對頻率偏移響應(yīng)特性的對比分析,從而得出初步的結(jié)論。
標(biāo)簽： 中頻 數(shù)字 工程實現(xiàn)
上傳時間： 2013-06-22
上傳用戶：徐孺
LM324是四運放集成電路,它采用14腳雙列直插塑料封裝,外形如圖所示。它的內(nèi)部包含四組形式完全相同的運算放大器, 除電源共用外,四組運放相互獨立。每一組運算放大器可用圖1所示的符號來表示,它有5個引出腳,其中“+”、“-”為兩個信號輸入端,“V+”、“V-”為正、負電源端,“Vo”為輸出端。兩個信號輸入端中,Vi-（-）為反相輸入端,表示運放輸出端Vo的信號與該輸入端的位相反;Vi+（+）為同相輸入端,表示運放輸出端Vo的信號與該輸入端的相位相同。
標(biāo)簽： 324 LM 運算放大器 應(yīng)用電路
上傳時間： 2013-04-24
上傳用戶：eddy77
lcd1602顯示的超聲波測距，可以拿來直接用
上傳時間： 2013-06-23
上傳用戶：moshushi0009
主版上有很多PCI的介面可以利用，他的LAYOUT有一些注意事項及必須處理走線的特性阻抗才可以讓系統(tǒng)穩(wěn)定。
上傳時間： 2013-06-14
上傳用戶：夢雨軒膂
一份很難得的MFRC500開發(fā)板設(shè)計資料，包括源程序、原理圖、PCB圖，源程序在KEIL環(huán)境下編譯，打開壓縮包后直接點擊PRJ文件，即可編譯使用。
標(biāo)簽： MFRC 500 開發(fā)板 設(shè)計資料
上傳時間： 2013-04-24
上傳用戶：英雄
#首先安裝Quartus II 9.0 (32-Bit)： #用Quartus_II_9.0破解器.exe破解C:\altera\90\quartus\bin下的sys_cpt.dll和quartus.exe文件（運行Quartus_II_9.0破解器.exe后,直接點擊“應(yīng)用補丁”，如果出現(xiàn)“未找到該文件。搜索該文件嗎？”，點擊“是”，（如果直接把該破解器Copy到C:\altera\90\quartus\bin下，就不會出現(xiàn)這個對話框，而是直接開始破解！）然后選中sys_cpt.dll，點擊“打開”。安裝默認的sys_cpt.dll路徑是在C:\altera\90\quartus\bin下）。 #把license.dat里的XXXXXXXXXXXX 用您老的網(wǎng)卡號替換(在Quartus II 9.0的Tools菜單下選擇License Setup，下面就有NIC ID)。 #在Quartus II 9.0的Tools菜單下選擇License Setup，然后選擇License file，最后點擊OK。 #注意：license文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替。 #僅限于學(xué)習(xí),不要用于商業(yè)目的! 嚴禁貼到網(wǎng)上！??！
標(biāo)簽： Quartus_II 9.0 破解
上傳時間： 2013-04-24
上傳用戶：zhuoying119
HR911105A封裝 非常不錯可以直接用
標(biāo)簽： 911105A 911105 HR 封裝
上傳時間： 2013-06-20
上傳用戶：13215175592
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
