DDS在現在運用月來越廣泛，在相對帶寬、頻率轉換時間、相位連續性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優于模擬信號源的性能。利用DDS技術可以很方便地實現多種信號。在FPGA上實現的DDS
標簽： DDS
上傳時間： 2013-09-05
上傳用戶：qwer0574
全國大學生電子設計（課題：波形的合成與分解） 1 任務 設計制作一個具有產生多個不同頻率的正弦信號，并將這些信號再合成為近似方波和三角波功能的電路。系統示意圖如圖1所示： 2要求 2.1 方波振蕩器的信號經分頻與濾波處理，同時產生頻率為1kHz和3kHz與5kHz的正弦波信號，這三種信號應具有確定的相位關系；產生的信號波形無明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個由移相器和加法器構成的信號合成電路，將產生的1kHz和3kHz正弦波信號，作為基波和3次諧波，合成一個近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號作為5次諧波，參與信號合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據三角波諧波的組成關系，設計一個新的信號合成電路，將產生的1kHz、3kHz、5kHz各個正弦信號，合成一個近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數字設置和數控步進可調，步進值為0.5V和0.05V； 2.6設計制作一個能對各個正弦信號的幅度進行測量和數字顯示的電路，測量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號經分頻與濾波處理，同時產生頻率為1kHz和3kHz與5kHz的正弦波信號，這三種信號應具有確定的相位關系；產生的信號波形無明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個由移相器和加法器構成的信號合成電路，將產生的1kHz和3kHz正弦波信號，作為基波和3次諧波，合成一個近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號作為5次諧波，參與信號合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據三角波諧波的組成關系，設計一個新的信號合成電路，將產生的1kHz、3kHz、5kHz各個正弦信號，合成一個近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數字設置和數控步進可調，步進值為0.5V和0.05V； 2.6設計制作一個能對各個正弦信號的幅度進行測量和數字顯示的電路，測量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號經分頻與濾波處理，同時產生頻率為1kHz和3kHz與5kHz的正弦波信號，這三種信號應具有確定的相位關系；產生的信號波形無明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個由移相器和加法器構成的信號合成電路，將產生的1kHz和3kHz正弦波信號，作為基波和3次諧波，合成一個近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號作為5次諧波，參與信號合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據三角波諧波的組成關系，設計一個新的信號合成電路，將產生的1kHz、3kHz、5kHz各個正弦信號，合成一個近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數字設置和數控步進可調，步進值為0.5V和0.05V； 2.6設計制作一個能對各個正弦信號的幅度進行測量和數字顯示的電路，測量誤差不大于?5％； 2要求 2.1 方波振蕩器的信號經分頻與濾波處理，同時產生頻率為1kHz和3kHz與5kHz的正弦波信號，這三種信號應具有確定的相位關系；產生的信號波形無明顯失真；幅度峰峰值分別為6V與2V和1.2V； 2.2制作一個由移相器和加法器構成的信號合成電路，將產生的1kHz和3kHz正弦波信號，作為基波和3次諧波，合成一個近似方波，波形幅度為5V，合成波形的形狀如圖2所示。 圖2 利用基波和3次諧波合成的近似方波 2.3 再用5kHz的正弦信號作為5次諧波，參與信號合成，使合成的波形更接近于方波，波形幅度為5V； 2.4根據三角波諧波的組成關系，設計一個新的信號合成電路，將產生的1kHz、3kHz、5kHz各個正弦信號，合成一個近似的三角波形，波形幅度為5V； 2.5合成波形的幅度與直流電平能數字設置和數控步進可調，步進值為0.5V和0.05V； 2.6設計制作一個能對各個正弦信號的幅度進行測量和數字顯示的電路，測量誤差不大于?5％； 一起學習交流 QQ:853594759
上傳時間： 2013-10-11
上傳用戶：chongchong1234
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用DDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
上傳時間： 2013-10-12
上傳用戶：Late_Li
本文介紹了AD公司的RF/IF相位和幅度測量芯片AD8302，并以此芯片為核心，組合功分器、延遲線和FPGA芯片設計了瞬時測頻接收機，改進了傳統的設計方案。依照設計制作了測頻系統，并對系統整體性能進行了測試，測試結果表明本系統可以準確測量1.4~2.0 GHz范圍內的信號，測頻精度為10 MHz。
上傳時間： 2013-10-26
上傳用戶：zsjzc
本電路為寬帶直接變頻發射機模擬部分的完整實施方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(PLL)和寬帶集成電壓控制振蕩器(VCO)，本電路支持500 MHz至4.4 GHz范圍內的RF頻率。PLL中的LO執行諧波濾波，確保提供出色的正交精度。低噪聲LDO確保電源管理方案對相位噪聲和EVM沒有不利影響。這種器件組合可以提供500 MHz至4.4 GHz頻率范圍內業界領先的直接變頻發射機性能。
上傳時間： 2013-11-23
上傳用戶：墻角有棵樹
多個DDS器件同步后，就可以在多個頻率載波實現相位和幅度的精確數字調諧控制。這種控制在雷達應用和用于邊帶抑制的正交(I/Q)上變頻中很有用。
上傳時間： 2013-11-13
上傳用戶：lingzhichao
為得到性能優良、符合實際工程的鎖相環頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。
上傳時間： 2013-12-16
上傳用戶：萍水相逢
采用鎖相環技術設計了一種穩定、低噪聲的C波段頻率源。建立了鎖相環的相位噪聲模型并分析影響相位噪聲的因素，進行了鎖相環低通濾波器的設計。利用軟件對環路的穩定性和相位噪聲進行仿真，相位裕度在45°以上，環路工作穩定，且具有較好的相位噪聲特性
上傳時間： 2014-12-23
上傳用戶：吾學吾舞
介紹了介質振蕩器的理論和設計方法，選擇并聯反饋式結構，設計了一個工作頻點為10 GHz的介質振蕩器。為了提高振蕩器的輸出功率，同時改善相位噪聲，本文對傳統電路結構進行改進，采用了二級放大的方式，提高了有源網絡的增益，降低了介質諧振器與微帶線的耦合度，達到了預期目標。結果表明，本文的理論分析是正確的，設計方案是可行的。
上傳時間： 2013-10-31
上傳用戶：稀世之寶039
