以雙音多頻信號為例，通過運(yùn)用快速傅里葉變換和Hanning窗等數(shù)學(xué)方法，分析了信號頻率，電平和相位之間的關(guān)系，推導(dǎo)出了計(jì)算非整周期正弦波形信噪比的算法，解決了數(shù)字信號處理中非整周期正弦波形信噪比計(jì)算精度低下的問題。以C編程語言進(jìn)行實(shí)驗(yàn)，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時間： 2014-01-18
上傳用戶：laomv123
利用負(fù)阻原理設(shè)計(jì)了5.9 GHz介質(zhì)振蕩器（DRO），采用HFSS軟件對介質(zhì)諧振塊（DR）進(jìn)行三維仿真，應(yīng)用Agilent公司的ADS軟件對DRO進(jìn)行了優(yōu)化設(shè)計(jì)和非線性分析，用該方法制作的并聯(lián)反饋式DRO性能良好，輸出功率為10 dBm，相位噪聲達(dá)到-100 dBc/Hz＠10 kHz，-124 dBc/Hz＠100 kHz。
標(biāo)簽： C波段 介質(zhì)振蕩器
上傳時間： 2013-10-10
上傳用戶：urgdil
研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對載波同步中相位偏移進(jìn)行估計(jì)并校正的方法.設(shè)計(jì)并實(shí)現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過仿真驗(yàn)證了設(shè)計(jì)的有效性和高效性.
標(biāo)簽： 載波同步 設(shè)計(jì)方案 鎖相環(huán)
上傳時間： 2013-11-21
上傳用戶：吾學(xué)吾舞
直接數(shù)據(jù)頻率合成器(DDS)因能產(chǎn)生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數(shù)用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截?cái)嚯s散以及與相位-幅度轉(zhuǎn)換過程相關(guān)的雜散等。此類雜散是實(shí)際DDS設(shè)計(jì)中的有限相位和幅度分辨率造成的結(jié)果。
標(biāo)簽： 雜散噪聲
上傳時間： 2013-11-18
上傳用戶：shfanqiwei
運(yùn)算放大器是線性設(shè)計(jì)的基本構(gòu)建模塊之一。在經(jīng)典模式下，運(yùn)算放大器由兩個輸入引腳和一個輸出引腳構(gòu)成，其中一個輸入引腳使信號反相，另一個輸入引腳則保持信號的相位。運(yùn)算放大器的標(biāo)準(zhǔn)符號如圖1所示。其中略去了電源引腳，該引腳顯然是器件工作的必需引腳。
標(biāo)簽： VFB 電壓反饋 運(yùn)算放大器
上傳時間： 2013-11-14
上傳用戶：dalidala
摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計(jì)中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79 文獻(xiàn)標(biāo)識碼:A 文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計(jì)的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計(jì)上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計(jì)將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計(jì)提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計(jì)中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實(shí)現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計(jì)中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實(shí)現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實(shí)現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實(shí)際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計(jì)中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實(shí)際運(yùn)用中獲得了很好的效果。下面以應(yīng)用的實(shí)例加以說明。2 應(yīng)用實(shí)例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計(jì)帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計(jì)了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運(yùn)用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實(shí)現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實(shí)際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計(jì) 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點(diǎn)依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運(yùn)用時鐘分相技術(shù), 可以有效地用低頻時鐘實(shí)現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計(jì)中一些問題, 降低了系統(tǒng)設(shè)計(jì)的難度。
標(biāo)簽： 時鐘 分相 技術(shù)應(yīng)用
上傳時間： 2013-12-17
上傳用戶：xg262122
第四章 信號分離電路 第四章 信號分離電路 第一節(jié) 濾波器的基本知識一、濾波器的功能和類型1、功能：濾波器是具有頻率選擇作用的電路或運(yùn)算處理系統(tǒng)，具有濾除噪聲和分離各種不同信號的功能。2、類型：按處理信號形式分：模擬濾波器和數(shù)字濾波器按功能分：低通、高通、帶通、帶阻按電路組成分：LC無源、RC無源、由特殊元件構(gòu)成的無源濾波器、RC有源濾波器按傳遞函數(shù)的微分方程階數(shù)分：一階、二階、高階第一節(jié) 濾波器的基本知識 第一節(jié) 濾波器的基本知識二、模擬濾波器的傳遞函數(shù)與頻率特性（一）模擬濾波器的傳遞函數(shù)模擬濾波電路的特性可由傳遞函數(shù)來描述。傳遞函數(shù)是輸出與輸入信號電壓或電流拉氏變換之比。經(jīng)分析，任意個互相隔離的線性網(wǎng)絡(luò)級聯(lián)后，總的傳遞函數(shù)等于各網(wǎng)絡(luò)傳遞函數(shù)的乘積。這樣，任何復(fù)雜的濾波網(wǎng)絡(luò)，可由若干簡單的一階與二階濾波電路級聯(lián)構(gòu)成。 第一節(jié) 濾波器的基本知識（二）模擬濾波器的頻率特性模擬濾波器的傳遞函數(shù)H(s)表達(dá)了濾波器的輸入與輸出間的傳遞關(guān)系。若濾波器的輸入信號Ui是角頻率為w的單位信號，濾波器的輸出Uo(jw)=H(jw)表達(dá)了在單位信號輸入情況下的輸出信號隨頻率變化的關(guān)系，稱為濾波器的頻率特性函數(shù)，簡稱頻率特性。頻率特性H(jw)是一個復(fù)函數(shù)，其幅值A(chǔ)(w)稱為幅頻特性，其幅角∮(w)表示輸出信號的相位相對于輸入信號相位的變化，稱為相頻特性。
上傳時間： 2014-12-23
上傳用戶：wutong
在VFB運(yùn)算放大器的反饋環(huán)路中使用一個電容是非常常見的做法，其目的是影響頻率響應(yīng)，就如在簡單的單極點(diǎn)低通濾波器中一樣，如下面的圖1所示。結(jié)果將噪聲增益繪制成了一幅波特圖，用于分析穩(wěn)定性和相位裕量
標(biāo)簽： VFB CFB 反饋電容 運(yùn)算放大器
上傳時間： 2013-10-29
上傳用戶：38553903210
第一章 傳輸線理論一 傳輸線原理二 微帶傳輸線三 微帶傳輸線之不連續(xù)分析第二章 被動組件之電感設(shè)計(jì)與分析一 電感原理二 電感結(jié)構(gòu)與分析三 電感設(shè)計(jì)與模擬四 電感分析與量測傳輸線理論與傳統(tǒng)電路學(xué)之最大不同，主要在于組件之尺寸與傳導(dǎo)電波之波長的比值。當(dāng)組件尺寸遠(yuǎn)小于傳輸線之電波波長時，傳統(tǒng)的電路學(xué)理論才可以使用，一般以傳輸波長（Guide wavelength）的二十分之ㄧ（λ/20）為最大尺寸，稱為集總組件（Lumped elements）；反之，若組件的尺寸接近傳輸波長，由于組件上不同位置之電壓或電流的大小與相位均可能不相同，因而稱為散布式組件（Distributed elements）。 由于通訊應(yīng)用的頻率越來越高，相對的傳輸波長也越來越小，要使電路之設(shè)計(jì)完全由集總組件所構(gòu)成變得越來越難以實(shí)現(xiàn)，因此，運(yùn)用散布式組件設(shè)計(jì)電路也成為無法避免的選擇。 當(dāng)然，科技的進(jìn)步已經(jīng)使得集總組件的制作變得越來越小，例如運(yùn)用半導(dǎo)體制程、高介電材質(zhì)之低溫共燒陶瓷（LTCC）、微機(jī)電（MicroElectroMechanical Systems, MEMS）等技術(shù)制作集總組件，然而，其中電路之分析與設(shè)計(jì)能不乏運(yùn)用到散布式傳輸線的理論，如微帶線（Microstrip Lines）、夾心帶線（Strip Lines）等的理論。因此，本章以討論散布式傳輸線的理論開始，進(jìn)而以微帶傳輸線為例介紹其理論與公式，并討論微帶傳輸線之各種不連續(xù)之電路，以作為后續(xù)章節(jié)之被動組件的運(yùn)用。
標(biāo)簽： 傳輸線
上傳時間： 2014-01-10
上傳用戶：sunshie
敘述了雙同步旋轉(zhuǎn)坐標(biāo)變換原理，提出了一種基于此變換的新型鎖相環(huán)(SPLL)設(shè)計(jì)方法，闡述了新型SPLL在蓄電池充放電裝置中的具體應(yīng)用方案，該方案能夠在電網(wǎng)電壓發(fā)生畸變及不平衡條件下利用雙同步旋轉(zhuǎn)坐標(biāo)變換快速、準(zhǔn)確地鎖定電網(wǎng)電壓相位。根據(jù)該應(yīng)用方案建立的裝置控制策略將大大提高基于可逆PWM整流器的蓄電池充放電裝置的充放電性能和效率。仿真結(jié)果驗(yàn)證了方案的可行性和有效性。
標(biāo)簽： SPLL 蓄電池充放電 中的應(yīng)用 裝置
上傳時間： 2013-10-08
上傳用戶：caiqinlin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
