TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.
標簽： MSC DOS 程式 TC
上傳時間： 2014-01-21
上傳用戶：lijinchuan
本代碼為一個相位控制器的源程序，可以實現(xiàn)移項，調(diào)幅，調(diào)頻功能，該代碼包含兩個部分，一部分是由8051內(nèi)核單片機構成的人機界面控制，令一部分是由fpga構成的相位數(shù)據(jù)處理，雙方通過8位數(shù)據(jù)口線進行通信，通信協(xié)議為我自己所編寫不具有通用性，該代碼實現(xiàn)了8051與fpga的簡單通信與協(xié)作，同時發(fā)揮了不同平臺各自的優(yōu)勢，8051控制，fpga做算法
標簽： 代碼 相位 控制器 源程序
上傳時間： 2016-01-09
上傳用戶：來茴
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設計」是2007發(fā)表的
標簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
使用BOA Constructor開啟MainApp.py就可以管理計算機的視窗專案。 工具：BOA Constructor 利用Python的數(shù)學運算能力結合GUI介面的多功能計算機
標簽： Constructor BOA MainApp Python
上傳時間： 2013-12-24
上傳用戶：ddddddos
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內(nèi)附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
蟲蟲下載站版權所有 京ICP備2021023401號-1
