亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

相關(guān)峰

  • 基于DSP和FPGA實時視頻采集、處理和顯示平臺

    基于高速數字信號處理器(DSP) 和大規模現場可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實時視頻采集、處理和顯示平臺. 其中的DSP 負責圖像處理,其外圍的全部數字邏輯功能都集成在一片FPGA 內,包括高速視頻流FIFO、同步時序產生與控制、接口邏輯轉換和對視頻編/ 解碼器進行設置的I2 C 控制核等. 通過增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時間 利用數字延遲鎖相環邏輯,提高了顯示接口時序控制精度. 系統軟件由驅動層、管理層和應用層組成,使得硬件管理與

    標簽： FPGA DSP 實時視頻 采集

    上傳時間： 2013-08-08

    上傳用戶：PresidentHuang

  • 相關于fpga的vga顯示的控制

    相關于fpga的vga顯示的控制，包括模塊，設計思路，方案等重要代碼

    標簽： fpga vga 控制

    上傳時間： 2013-08-11

    上傳用戶：青春給了作業95

  • 應用VHDL技術設計嵌入式全數字鎖相環路的方法

    介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。

    標簽： VHDL 嵌入式 全數字 鎖相環路

    上傳時間： 2013-08-11

    上傳用戶：yare

  • 基于FPGA的全數字鎖相環設計

    基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

    標簽： FPGA 全數字 鎖相環

    上傳時間： 2013-08-13

    上傳用戶：fqscfqj

  • verilog編寫基于fpga的鑒相器模塊

    verilog編寫基于fpga的鑒相器模塊

    標簽： verilog fpga 編寫 模塊

    上傳時間： 2013-08-19

    上傳用戶：18752787361

  • 基于FPGA設計數字鎖相環

    基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案

    標簽： FPGA 數字鎖相環

    上傳時間： 2013-08-19

    上傳用戶：Huge_Brother

  • 多路18b20測溫顯示系統,可同時測量n個第三18b20

    多路18b20測溫顯示系統,可同時測量n個第三18b20

    標簽： 18b20 多路 測溫 顯示系統

    上傳時間： 2013-08-21

    上傳用戶：zhangchu0807

  • FPGA實現頻率合成的技術，含軟硬件設計

    盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的DDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成DDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原

    標簽： FPGA 頻率合成 軟硬件設計

    上傳時間： 2013-08-21

    上傳用戶：asdkin

  • Verilog實現的DDS正弦信號發生器和測頻測相模塊

    Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。

    標簽： Verilog DDS 正弦信號發生器 模塊

    上傳時間： 2013-08-28

    上傳用戶：asdfasdfd

  • 使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n

    8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址

    標簽： 128 FlashRom 8051 KB

    上傳時間： 2013-08-30

    上傳用戶：cainaifa

主站蜘蛛池模板： 武宁县| 和顺县| 革吉县| 饶平县| 临泉县| 出国| 沁阳市| 嘉黎县| 封开县| 浪卡子县| 铜陵市| 宁河县| 芜湖县| 盐边县| 增城市| 民丰县| 潢川县| 西华县| 砚山县| 荔波县| 尚义县| 广南县| 梧州市| 科技| 博罗县| 德兴市| 永嘉县| 百色市| 黄龙县| 健康| 民丰县| 无棣县| 克什克腾旗| 普定县| 什邡市| 吴堡县| 松滋市| 公安县| 博湖县| 尉犁县| 饶平县|