?? 相關特性技術資料

?? 資源總數:5944
?? 技術文檔:1
?? 源代碼:7249

?? 相關特性全部資料 (5944個)

基于FPGA設計數字鎖相環,提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案...

??

Verilog實現的DDS正弦信號發生器和測頻測相模塊,DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數據通過引腳傳輸給單片機,...

??