VIP專區-嵌入式/單片機編程源碼精選合集系列(90)資源包含以下內容:1. 我們公司控制電泳設備運行的程序.2. A04_AD模數轉換.3. 常用 ARM 指令集以及匯編語言 描述ARM各種指令尋址方式.4. 一款芯片AT89S51的介紹.5. 步進電機伺服電機控制板簡介.6. 混合式步進電機SPWM微步驅動技術的研究.7. 一款步進電機驅動芯片.8. quartus2編譯環境
最新的cpld開發環境.9. TG19264A接口程序(AVR模擬方式)
連線圖
連線圖:
LCM------S8515* *LCM----S8515* *LCM-------S8515* *LCM------S8515.10. IC卡讀卡器程序.是一個非常好的程序.11. 一款不錯的字模軟件,可大大節省工程人員的開發時間!很不錯哦!.12. LCD多級菜單C51程序 LCD多級菜單C51程序.13. C51四相步進電機驅動 C51四相步進電機驅動.14. 可實現任意一位小數分頻,在quartus II中仿真驗證通過,輸入端N為分頻系數的十位數,X為分頻系數的個位數..15. 這是我做的可變程放大器.16. EDA技術應用.用QUARTUES II 實現EDA技術實驗操作,類似于精典的MAX+PLUS.17. 這個是用VC編的關于LDPC碼方面的應用程序,很全的,包括編碼譯碼等方面的仿真.18. oled驅動IC.19. 自適應濾波中128ms回聲消除VC6.0程序.20. 嵌入perl開發。關于perl應用的好書。.21. 本課程設計主要解決用CPLD芯片編程.22. T6963C(LCD芯片)操作程序(c),很好的源程序代碼.23. DSPIC30源程序例子文件,需要的可以.24. 一個C51串口通訊程序,學習串口通訊的經典源碼..25. 可綜合Verilog風格,英文版,50頁.初學必讀..26. <系統時序基礎理論.doc>,9頁
雖然簡短,但從其文其圖及其公式可以看出,是CPLD/FPGA設計的必修課..27. DMX512接收程序.28. 完成ADC對模擬信號進行采樣.29. 當AIN0引腳上模擬采樣電壓高于AIN1上模擬采樣電壓時.30. 實現10000進制(0000~9999)加/減計數.31. T/C2工作在異步模式下.32. AT90S8535內有512B的EEPROM用于存放數據和表格.33. 本人作的全部ICD2。5 資料.34. pic18f4550 作的USB BULK傳輸.35. 以實用電子技術為主,內容涵蓋電子設計與制作,EDA軟件應用,電子工藝,電子元器件等方面,同時它還白日做夢部分設計原文件,譬如原程序,軟件流程圖,電原理圖,等方便大家學習利用.36. 以實用電子技術為主,內容涵蓋電子設計與制作,EDA軟件應用,電子工藝,電子元器件等方面,同時它還白日做夢部分設計原文件,譬如原程序,軟件流程圖,電原理圖,等方便大家學習利用.37. 以實用電子技術為主,內容涵蓋電子設計與制作,EDA軟件應用,電子工藝,電子元器件等方面,同時它還白日做夢部分設計原文件,譬如原程序,軟件流程圖,電原理圖,等方便大家學習利用之三.38. 以實用電子技術為主,內容涵蓋電子設計與制作,EDA軟件應用,電子工藝,電子元器件等方面,同時它還白日做夢部分設計原文件,譬如原程序,軟件流程圖,電原理圖,等方便大家學習利用之四.39. 這是一個點陣電子鐘的資料.40. 非常好用的真有效值轉換芯片.
標簽:
機械設計
上傳時間:
2013-06-30
上傳用戶:eeworm
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
標簽:
FPGA
可重構
通訊
糾錯
上傳時間:
2013-07-01
上傳用戶:myworkpost