函數發生器又名任意波形發生器，是一種常用的信號源，廣泛應用于通信、雷達、導航等現代電子技術領域。信號發生器的核心技術是頻率合成技術，主要方法有：直接模擬頻率合成、鎖相環頻率合成（PLL）、直接數字合成技術（DDS）。DDS是開環系統，無反饋環節，輸出響應速度快，頻率穩定度高。因此直接數字頻率合成技術是目前頻率合成的主要技術之一，其輸出信號具有相對較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續等優點。本文的主要工作是采用SOPC結合虛擬儀器技術，進行DDS智能函數發生器的研制。 本文介紹了虛擬儀器技術的基本理論，簡要闡述了儀器驅動程序、VISA等相關技術。對SOPC技術進行了深入的研究：SOPC技術是基于可編程邏輯器件的可重構片上系統，它作為SOC和CPLD/FPGA相結合的一項綜合技術，結合了兩者的優點，集成了硬核或軟核CPU、DSP、鎖相環、存儲器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設計周期短，設計成本低，非常適合本設計的應用。本文還對基于DDS原理的設計方案進行了分析，介紹了DDS的基本理論以及數學綜合，在研究DDS原理的基礎上，利用SOPC技術，在一片FPGA芯片上實現了整個函數發生器的硬件集成。 本文就函數發生器的設計制定了整體方案，對軟硬件設計原理及實現方法進行了具體的介紹，包括整個系統的硬件電路，SOPC片上系統和PC端軟件的設計。在設計中，LabVIEW波形編輯軟件和函數發生器二者采用異步串口進行通信。利用LabVIEW的強大功能，把波形的編輯，系統的設置放到計算機上完 成，具有人機界面友好、系統升級方便、節約硬件成本等諸多優勢。同時充分利用了FPGA內部大量的邏輯資源，將DDS模塊和微處理器模塊集成到一個單片FPGA上，改變了傳統的系統設計思路。通過對系統仿真和實際測試，結果表明該智能型函數發生器不僅能產生理想的輸出信號，還具有集成度高、穩定性好和擴展性強等優點。關鍵詞：智能型函數發生器，虛擬儀器，可編程片上系統，直接數字合成技術，NiosⅡ處理器。
上傳時間： 2013-07-09
上傳用戶：zw380105939
隨著低壓供電系統中感性負荷越來越多，電網對無功電流的需求量急劇增加，為了提高系統供電質量和供電效率，必須對電網進行無功補償。晶閘管投切電容器（TSC）一種簡單易行的補償措施，并已得到廣泛應用。但是長期以來無功補償裝置中的電容器投切開關存在功能單一、使用壽命短、開關沖擊大等不足，這些不足嚴重制約了補償裝置的發展。因此開發大容量快速的集多種功能于一體的電子開關功率單元將是晶閘管投切電容器（TSC）技術中長期研究的主要內容，具有很高的實用價值。 首先，本文回顧了投切開關的發展歷史，并指出它們存在的優點和弊端。闡述了晶閘管投切電容器（TSC）的基本工作原理及主電路的組成和實現手段。 其次，提出功率單元的概念，并介紹了它的組成、功能和作用、對功率單元各個組成部分進行研究，主要包括根據系統電壓和電流選擇晶閘管型號、根據TSC無過渡過程原理的分析來設計過零觸發模塊、利用補償電容上的工作電壓波形設計多功能卡上的工作指示電路、故障檢測電路，根據TSC的保護特點將溫度開關串入到控制信號和冷卻風扇電路，在溫度過高時起到對功率單元的保護作用。然后在理論及設計參數的基礎上制造功率單元。在已有的TSC補償裝置上對功率單元的性能進行實驗，實驗結果表明，論文所設計功率單元能很好的實現投切電容器的作用，還實現各種保護和顯示功能，提高效率和補償效果。 最后，系統地闡述了功率單元作為集成化開關模塊在無功補償領域的優越性，并指出設計中需要完善的地方。
上傳時間： 2013-07-19
上傳用戶：許小華
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能，使誤碼率上升，甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統，快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景，研究了突發通信傳輸模式下的全數字接收機中位同步方法，并予以實現。 本文系統地論述了位同步原理，在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標，為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足，接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析，并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法，此方法可快速精準地完成短突發形式下的位同步，并在FPGA上予以實現，效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法，進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較，證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程，滿足系統要求。
上傳時間： 2013-04-24
上傳用戶：yare
H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節約了50％的碼率。但H.264獲得優越性能的代價是計算復雜度的增加，據估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現狀，業內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數量的同時，結合小塊模式搜索中途停止準則來確定最優模式。仿真表明：改進算法相對與原來算法能夠節省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
基于51單片機的GSM短信收發模塊源程序
上傳時間： 2013-05-16
上傳用戶：yumiaoxia
隨著計算機軟件和硬件的發展，以及圖像處理技術的日益成熟，基于嵌入式的監控系統發揮越來越重要的作用。針對無人值守行業對遠程監控的需要，特別是廠房、倉庫等場所，本文實現了一種基于嵌入式的遠程無線監控系統。系統以ARM處理器為核心，通過攝像頭采集監控圖像，并利用GPRS網絡完成數據的傳輸，以達到遠程監控的目的。 本文介紹了該系統的總體架構，確定了系統硬件與軟件的實現方案。并對設計中用到的一些技術原理和協議做了一些介紹和分析。其中，本設計以三星公司ARM9系列的S3C2410為核心，采用了市場上廣泛使用的價廉物美的ZC301芯片的USB攝像頭，以及西門子公司的GPRP模塊TC35i來實現系統的各部分功能。 本文完成了對Linux操作系統在本監控系統的移植，設計了系統軟件的總體流程，并完成了各個模塊的軟硬件實現：用戶通過手機發送控制命令，TC35i接收后傳給ARM處理器，處理器根據協議解釋命令，控制設備產生相應的動作，繼而通過GPRS網絡發送數據到指定郵箱，從而實現了系統監控功能。除此之外，系統實現了軟件的模塊化，完成對重要模塊的介紹與分析，如短消息處理模塊以及SMTP郵件發送模塊。
上傳時間： 2013-04-24
上傳用戶：playboys0
21世紀是“信息世紀”，隨著人們生活水平的不斷進步，對于家居環境要求也日益增高。如何將信息產業的最新成果，應用于構建一個舒適和諧的家居環境，已日益引起人們的關注和重視。傳統的家庭電子電器類產品具有單個控制的特點，無法進一步構成網絡，和外界進行信息交互。“智能家居”概念的提出，改變了這種這種狀況。智能家居系統可以將相對獨立的電器產品“智能”地連接在一起，提供全方位信息交換功能，幫助家庭內部及外部實現信息暢通，從而優化生活環境，提高生活質量。 本文提出了一種基于GPRS網絡的以ARM和嵌入式Linux操作系統為基礎的家庭網關無線接入方案，能通過手機短信息對控制節點進行遠程控制，實時獲得當前圖像信息和家居環境的各項物理參數。 本文所做的主要工作為： 1．調研了國內外智能化家居系統的研究現狀和發展趨勢，并結合目前國內智能家居的發展特點，設計了基于嵌入式系統的智能家居監控系統。在設計中選用了ARM9 S3C2440處理器和嵌入式Linux操作系統，主要由基于ARM的主控模塊、GPRS短信發送模塊、基于nRF2401的無線（分）節點通信模塊幾個部分組成。 2．建立了嵌入式系統的平臺和開發環境。主要包括嵌入式Linux的裁減、設備驅動程序的編寫，交叉編譯和串口驅動的編寫，完成了USB驅動的移植。 3．在組網方式上選擇了nRF2401無線射頻模塊和GPRS模塊，完成了周邊器件的電路設計，實現了無線模塊的相互通信和信息傳輸。 4．實現了XMODOM協議，將圖片和物理信息傳送至GPRS模塊，并實現了彩信的MMS發送。 本文完成了智能家居監控系統的硬件設計和軟件設計，并進行了調試，驗證了所設計系統的有效性和實用性。實驗結果表明提出的監控系統設計方法是可行的，且整個系統具有良好的通用性和可擴展性。由于采用Linux作為嵌入式操作系統，符合嵌入式的發展潮流，方便了在該設計的基礎上進行二次開發和擴展。
上傳時間： 2013-04-24
上傳用戶：zm7516678
文章介紹了一個基于WEB的GSM短信服務系統的設計；闡述了系統應用的關鍵技術；討論了系統實現的幾種方式，通過對比這幾種方式的優劣，提出一種適合中小型應用的系統實現方案。根據上述技術開發的GSM
上傳時間： 2013-04-24
上傳用戶：manking0408
由于永磁伺服電機具有轉子轉動慣量 小，響應速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優點，在高性能位置伺服領域，尤其為伺服電機組成的伺服系統應用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統 目前實現永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實現位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅動要求，基于fpga技術開發出了完整的閉環電流控制和速度控制的伺服系統單片解決方案—irmck201。本文就是基于這種數字運動控制芯片，設計了dsp和irmck201的交流伺服控制系統。該系統具有性能優越，結構簡單，編程任務小，開發周期短等優點，對其他交流位置伺服控制系統也具有很好的推廣意義。
上傳時間： 2013-06-07
上傳用戶：zgu489
