隨著糾錯編碼理論研究的不斷深入，糾錯碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計方法，接著通過對(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進(jìn)測試，并對測試結(jié)果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y試方法,對設(shè)計進(jìn)行測試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強(qiáng)的糾錯能力,既能糾正隨機(jī)錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對所研究的問題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計中,使用了自頂向下的設(shè)計方法,編解碼算法每一個子模塊分開進(jìn)行設(shè)計,最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯碼的設(shè)計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設(shè)計的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計的一些常用方法和注意事項；最后設(shè)計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進(jìn)行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
基于小波變換和神經(jīng)網(wǎng)絡(luò)理論,對非穩(wěn)定、大信噪比(SNR)變化的通信信號進(jìn)行有效的特征提取和分類,實(shí)現(xiàn)了通信信號調(diào)制方式的分類識別.首先,采用基于多分辨分析框架的Mallat快速算法提取離散細(xì)節(jié)作為特征采,實(shí)驗(yàn)得出db3小波非常適合作為特征提取小波,用小波變換大大壓縮了通信信號特征矢量,提取的信號特征矢量64點(diǎn);然后依據(jù)神經(jīng)網(wǎng)絡(luò)理論,分別采用BP網(wǎng)絡(luò)作為分類器對通信信號調(diào)制識別分類.從計算機(jī)模擬實(shí)驗(yàn)結(jié)果可知,該方法能很好地完成通信信號調(diào)制識別分類任務(wù),使識別正確率得到了明顯改善,同時降低了識別分類過程的復(fù)雜度,并且為通信信號調(diào)制識別的DSP實(shí)現(xiàn)提供了快速計算的理論基礎(chǔ).其次,介紹了TMS320LF2407 DSP和FPGA的結(jié)構(gòu)原理,并在此基礎(chǔ)上設(shè)計了數(shù)字信號處理板和制作調(diào)試電路板.最后,用匯編和C語言編制A/D程序、串口通信程序和應(yīng)用程序,并在信號處理板上調(diào)試和運(yùn)行.
標(biāo)簽： DSPs FPGA 通信信號 調(diào)制識別
上傳時間： 2013-07-23
上傳用戶：731140412
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
擴(kuò)展頻譜通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾、窄帶干擾、多徑干擾的能力。 本文介紹了擴(kuò)展頻譜通信的基本原理，對其數(shù)字實(shí)現(xiàn)方法進(jìn)行了深入分析和研究。詳細(xì)闡述了擴(kuò)頻理論基礎(chǔ)一香農(nóng)定理；建立了擴(kuò)頻通信系統(tǒng)的數(shù)學(xué)模型，并對其進(jìn)行了分析；在對偽隨機(jī)序列研究的基礎(chǔ)上，提出了應(yīng)用于本系統(tǒng)的m序列，并對其應(yīng)用特性進(jìn)行了研究；提出了中頻調(diào)制方案DQPSK，對其進(jìn)行了分析；深入研究了接收的同步問題—捕獲和跟蹤，并且在對數(shù)字匹配濾波器原理及其實(shí)現(xiàn)方法進(jìn)行深入研究的基礎(chǔ)上，提出基于數(shù)字匹配濾波器的捕獲和跟蹤方案；采用相關(guān)檢測的解擴(kuò)原理，完成了擴(kuò)頻數(shù)據(jù)的解擴(kuò)。
標(biāo)簽： FPGA 列車 擴(kuò)頻通信 基帶處理器
上傳時間： 2013-07-12
上傳用戶：lh25584
詳細(xì)講述了各種基于LINUX的通信實(shí)驗(yàn)，包括GPRS，紅外線 ，藍(lán)牙 ，無線網(wǎng)絡(luò)等
上傳時間： 2013-07-07
上傳用戶：cuicuicui
DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號處理中起著核心作用
標(biāo)簽： FPGA FFT 擴(kuò)展 處理器
上傳時間： 2013-08-04
上傳用戶：wangdean1101
《CPLD_FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計》，運(yùn)用VHDL語言詳細(xì)介紹了數(shù)字通信系統(tǒng)的建模與設(shè)計，如HDB3碼的編寫
標(biāo)簽： CPLD_FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間： 2013-06-11
上傳用戶：hwl453472107
該文利用FPGA技術(shù),設(shè)計了全概率寬帶數(shù)字接收機(jī)的實(shí)驗(yàn)平臺,并在其上提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對這些方法的驗(yàn)證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個方面.提出了并行結(jié)構(gòu)算法的工程實(shí)現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點(diǎn),使濾波器能夠以高效的形式實(shí)現(xiàn),也使得后端的混頻能夠工作在一個較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點(diǎn),用FPGA搭建了其實(shí)驗(yàn)?zāi)Ｐ?并利用微機(jī)EPP接口,對實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對各種實(shí)現(xiàn)方法加以驗(yàn)證、比較.同時也給調(diào)試帶來了方便,可以每個模塊單獨(dú)調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺也可用來對其他數(shù)字處理算法進(jìn)行實(shí)現(xiàn)性分析與實(shí)驗(yàn).參考軟件無線電設(shè)計的概念和國內(nèi)外相關(guān)文獻(xiàn),提出了多項濾波下變頻結(jié)構(gòu)的FPGA實(shí)現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實(shí)現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實(shí)現(xiàn)了變載頻帶通信號數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實(shí)現(xiàn),使用流水線的設(shè)計方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實(shí)現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運(yùn)行于實(shí)驗(yàn)平臺上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實(shí)現(xiàn).
標(biāo)簽： FPGA 寬帶 實(shí)驗(yàn) 射頻
上傳時間： 2013-06-22
上傳用戶：haoxiyizhong
CAN-bus(Corltroller Area Network)即控制器局域網(wǎng)，是國際上應(yīng)用最廣泛的現(xiàn)場總線之一。它是一種多主方式的串行通訊總線，在工業(yè)控制通訊方面擁有高位速率，高抗電磁干擾性，而且能夠檢測出產(chǎn)生的任何錯誤。作為一種靈活，可靠的通訊系統(tǒng)，CAN總線已被廣泛運(yùn)用于各個工業(yè)控制現(xiàn)場。 基于FPGA+DSP的CAN總線通訊系統(tǒng)設(shè)計主要目標(biāo)是完成CAN總線的多節(jié)點(diǎn)可靠高速性傳輸，通過各節(jié)點(diǎn)之間的數(shù)據(jù)通信以及結(jié)點(diǎn)處理單元內(nèi)部對數(shù)據(jù)的處理實(shí)現(xiàn)整個通信系統(tǒng)間各個單元的協(xié)同工作。 本論文中的 CAN 總線通訊系統(tǒng)是完成紅外目標(biāo)探測系統(tǒng)和控制系統(tǒng)與圖像處理系統(tǒng)的實(shí)時通信，其硬件部分采用 DSP+FPGA 作為核心通訊處理單元，通過對 DSP硬件編程和FPGA邏輯模塊的設(shè)計實(shí)現(xiàn)了在處理單元外部CAN總線多節(jié)點(diǎn)之間的信息可靠性傳輸以及處理單元內(nèi)部DSP和FPGA基于SPI的串行通信，從而完成了在FPGA中對CAN總線數(shù)據(jù)的處理和運(yùn)用。
標(biāo)簽： DSPFPGA CAN 總線 數(shù)據(jù)通信系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：dyy618
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
