亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

研發(fā)工程師

  • 電氣工程基礎(chǔ)（下）

    陳慈萱-電氣工程基礎(chǔ)（下）

    標(biāo)簽： 電氣工程

    上傳時(shí)間： 2013-06-23

    上傳用戶：不挑食的老鼠

  • 工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼

    工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助

    標(biāo)簽： vhdl 工程 分頻 代碼

    上傳時(shí)間： 2013-08-10

    上傳用戶：sxdtlqqjl

  • 基于C5的FPGA工程并調(diào)試通過

    FPGA工程 基于C5的 調(diào)試通過 難得！！大家一起學(xué)習(xí)學(xué)習(xí)！！！

    標(biāo)簽： FPGA 工程 調(diào)試

    上傳時(shí)間： 2013-08-10

    上傳用戶：330402686

  • FPGA開發(fā)光盤各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼

    附錄 光盤說明\r\n本書附贈(zèng)的光盤包括各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實(shí)例名稱的對(duì)應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡單例子的代碼 \r\n拷貝到MATLAB命令窗口進(jìn)行運(yùn)行，也可以把

    標(biāo)簽： FPGA 發(fā)光 工程 源碼

    上傳時(shí)間： 2013-08-11

    上傳用戶：ecooo

  • FPGA-CPLD在軟件無線電中的工程應(yīng)用 基礎(chǔ)知識(shí)

    FPGA-CPLD在軟件無線電中的工程應(yīng)用,基礎(chǔ)知識(shí)，課件

    標(biāo)簽： FPGA-CPLD 軟件無線電 工程 基礎(chǔ)知識(shí)

    上傳時(shí)間： 2013-08-13

    上傳用戶：葉立炫95

  • 很好的幾個(gè)FPGA工程設(shè)計(jì)實(shí)例，Verilog編寫

    很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。

    標(biāo)簽： Verilog FPGA 工程 設(shè)計(jì)實(shí)例

    上傳時(shí)間： 2013-08-21

    上傳用戶：英雄

  • 在文件夾YL2440_CPLD中有做好的CPLD工程

    在文件夾YL2440_CPLD中有做好的CPLD工程,請(qǐng)用Xilinx ISE 6.2打開.

    標(biāo)簽： CPLD 2440 YL 工程

    上傳時(shí)間： 2013-08-26

    上傳用戶：cainaifa

  • 該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作

    該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能

    標(biāo)簽： CPLD ARM 工程

    上傳時(shí)間： 2013-09-05

    上傳用戶：zcs023047

  • EDA工程建模及其管理方法研究2

    EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。

    標(biāo)簽： EDA 工程建模 管理方法

    上傳時(shí)間： 2013-11-10

    上傳用戶：yan2267246

  • 電磁閥設(shè)計(jì)中電磁力的工程計(jì)算方法

    電磁閥設(shè)計(jì)中電磁力的工程計(jì)算方法

    標(biāo)簽： 電磁閥 電磁力 工程 計(jì)算方法

    上傳時(shí)間： 2013-11-21

    上傳用戶：二驅(qū)蚊器

主站蜘蛛池模板： 高阳县| 如皋市| 扶绥县| 昌都县| 荃湾区| 平顶山市| 雅江县| 铜陵市| 锡林郭勒盟| 广元市| 甘孜县| 遂溪县| 方城县| 木里| 桐城市| 英吉沙县| 封丘县| 凤庆县| 呼玛县| 古丈县| 静宁县| 周宁县| 宁阳县| 长乐市| 通城县| 土默特左旗| 乐亭县| 清苑县| 久治县| 施秉县| 全州县| 保靖县| 霸州市| 息烽县| 林州市| 南安市| 岫岩| 莒南县| 大方县| 九龙坡区| 白沙|