protel99se 嵌入式系統(tǒng)設(shè)計(jì)硬件設(shè)計(jì)工具
標(biāo)簽： protel 99 se 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-09-12
上傳用戶(hù)：wpwpwlxwlx
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來(lái)越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開(kāi)發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來(lái)，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來(lái)越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開(kāi)發(fā)過(guò)程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線(xiàn)，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無(wú)法完成。IC芯片的開(kāi)發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見(jiàn)，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問(wèn)題。
上傳時(shí)間： 2013-11-10
上傳用戶(hù)：yan2267246
硬件設(shè)計(jì)
標(biāo)簽： 硬件設(shè)計(jì) 濾波電路 軟件濾波 算法
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：YYRR
硬件
標(biāo)簽： 硬件設(shè)計(jì)
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：pwcsoft
華為硬件工程師培訓(xùn)資料，單片機(jī)，嵌入式。
上傳時(shí)間： 2013-10-26
上傳用戶(hù)：zhishenglu
看看華為硬件工程師怎么調(diào)電路
上傳時(shí)間： 2013-10-08
上傳用戶(hù)：fdmpy
電磁閥設(shè)計(jì)中電磁力的工程計(jì)算方法
上傳時(shí)間： 2013-11-21
上傳用戶(hù)：二驅(qū)蚊器
硬件工程師手冊(cè)
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：zhtzht
在非相參雷達(dá)測(cè)試系統(tǒng)中，頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對(duì)雷達(dá)測(cè)試系統(tǒng)的要求，介紹了一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案。文中給出了主要的硬件選擇及具體電路設(shè)計(jì)，通過(guò)對(duì)該頻率合成器的相位噪聲和捕獲時(shí)間的分析，及對(duì)樣機(jī)性能的測(cè)試，結(jié)果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優(yōu)于-80 dBc/Hz@10 kHz、頻率分辨率達(dá)0.1 MHz， 可滿(mǎn)足雷達(dá)測(cè)試系統(tǒng)系統(tǒng)的要求。測(cè)試表明，該頻率合成器能產(chǎn)生低相噪、高分辨率、高穩(wěn)定度的X波段信號(hào)，具有較好的工程應(yīng)用價(jià)值。
標(biāo)簽： X波段 頻率合成器 設(shè)計(jì)方案
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：pkkkkp
結(jié)合直接數(shù)字頻率合成（DDS）和鎖相環(huán)（PLL）技術(shù)完成了X波段低相噪本振跳頻源的設(shè)計(jì)。文章通過(guò)軟件仿真重點(diǎn)分析了本振跳頻源的低相噪設(shè)計(jì)方法，同時(shí)給出了主要的硬件選擇和詳細(xì)電路設(shè)計(jì)過(guò)程。最后對(duì)樣機(jī)的測(cè)試結(jié)果表明，本方案具有相位噪聲低、頻率控制靈活等優(yōu)點(diǎn)，滿(mǎn)足了實(shí)際工程應(yīng)用。
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：jiwy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
