8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構(gòu)，包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計8051時如何劃分模塊，每個模塊的功能與設(shè)計，同時也介紹了如何設(shè)計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數(shù)的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設(shè)計的時候首先是給出了模塊的劃分及其實現(xiàn)的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設(shè)計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數(shù)據(jù)線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設(shè)計在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過，都沒有發(fā)現(xiàn)有類似的設(shè)計，帶硬件浮點運算器的8051可謂是一次創(chuàng)新，希望在實際應(yīng)用中能有用武之地。
上傳時間： 2013-04-24
上傳用戶：13081287919
msp430單片機c語言應(yīng)用程序設(shè)計實例精講,msp430單片機c語言應(yīng)用程序設(shè)計實例精講,msp430單片機c語言應(yīng)用程序設(shè)計實例精講
上傳時間： 2013-05-17
上傳用戶：1222
freescale單片機硬件設(shè)計freescale單片機硬件設(shè)計freescale單片機硬件設(shè)計
標(biāo)簽： freescale 單片機 硬件設(shè)計
上傳時間： 2013-07-21
上傳用戶：tuilp1a
GPS全球定位系統(tǒng)是美國國防部為軍事目的而建立的衛(wèi)星導(dǎo)航系統(tǒng)，其主要目的是解決海上、陸地和空中運載工具的導(dǎo)航定位問題。GPS作為新一代衛(wèi)星導(dǎo)航系統(tǒng)，不僅具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位能力，而且具有優(yōu)良的抗干擾性和保密性。因此，發(fā)展全球定位系統(tǒng)是當(dāng)今導(dǎo)航技術(shù)現(xiàn)代化的一個重要標(biāo)志。在GPS接收機中，為了得到導(dǎo)航電文并對其進行解算，要完成復(fù)雜的信號處理過程。其中，怎樣捕獲到衛(wèi)星信號，并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結(jié)構(gòu)進行深入的分析后，結(jié)合FPGA的特點，對算法進行設(shè)計及優(yōu)化后，給出了相應(yīng)的仿真。內(nèi)容主要包括以下幾個方面： 1.對GPS信號結(jié)構(gòu)的產(chǎn)生原理進行了深入地分析，并對GPS信號的調(diào)制機理進行詳細地闡述。 2.在GPS信號的捕獲方面，采用了基于FFT頻域的快速捕獲的方法，即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域，在頻域完成相應(yīng)的運算后，再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量，加快了信號捕獲的速度，提高了捕獲性能。 3.在C/A碼跟蹤部分，本文采用了非相干延遲鎖定環(huán)對C/A碼進行跟蹤。來自載波跟蹤環(huán)路的本地載波將輸入的信號變成基帶信號，然后分別和本地碼的三個不同相位序列進行相乘，將相乘結(jié)果進行累加，經(jīng)過處理將得到碼相位和當(dāng)前的載波頻率送到載波跟蹤環(huán)路。 4.載波跟蹤環(huán)，本文采用的是科斯塔斯環(huán)。載波跟蹤環(huán)和碼跟蹤環(huán)在結(jié)構(gòu)上相似，故本文只對關(guān)鍵的載波NCO進行了仿真。 本文的創(chuàng)新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設(shè)計。此外，根據(jù)FPGA的特點，在不改變外部硬件設(shè)計的前提下，改變相應(yīng)的IP核或相關(guān)的VHDL程序就可對系統(tǒng)進行各種優(yōu)化設(shè)計，以適應(yīng)不同類型的GPS接收機的不同功能。
上傳時間： 2013-06-27
上傳用戶：哇哇哇哇哇
對MSP430的C編譯器做詳細講解，使讀者熟練掌握IAR軟件的使用
上傳時間： 2013-06-02
上傳用戶：13913148949
全球定位系統(tǒng)(GPS)可以向全球用戶提供位置、速度和時間信息，在航空、航天、海上及陸地等諸多領(lǐng)域得到了廣泛的應(yīng)用，成為一種主要的導(dǎo)航手段。隨著空間定位技術(shù)的不斷發(fā)展，空間定位系統(tǒng)必將出現(xiàn)多元化。本文結(jié)合計算機技術(shù)，以GPS定位系統(tǒng)為例，研究了衛(wèi)星定位技術(shù)中的GPS星座模擬器。 本文綜述了衛(wèi)星導(dǎo)航系統(tǒng)的歷史，現(xiàn)狀及發(fā)展的方向,介紹GPS模擬器的研究發(fā)展?fàn)顩r。詳細研究了GPS衛(wèi)星信號傳輸理論和GPS衛(wèi)星定位原理。在此基礎(chǔ)上，提出GPS模擬器的理論模型和實現(xiàn)方法,研究了GPS星座模擬器的設(shè)計思路、組成模塊，分析各個模塊的設(shè)計原理。在理論研究和分析的基礎(chǔ)上，提出模擬器的FPGA的設(shè)計與實現(xiàn),以FPGA為平臺，用verilog硬件語言實現(xiàn)了衛(wèi)星信號的模擬，詳細研究了基帶模塊的實現(xiàn)方法,包括C/A碼產(chǎn)生模塊，導(dǎo)航電文合成模塊，碼轉(zhuǎn)換模塊。最后通過射頻模塊發(fā)出，完成衛(wèi)星信號的模擬。在信號測試部分，用示波器，頻譜儀，MATLAB程序?qū)δM信號進行了驗證實驗。驗證結(jié)果表明，設(shè)計滿足要求，達到預(yù)想目標(biāo)。
上傳時間： 2013-05-30
上傳用戶：hoperingcong
現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向。用FPGA實現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特點，符合未來通信技術(shù)發(fā)展的方向。論文從以下幾個方面討論和實現(xiàn)了基于FPGA的調(diào)制解調(diào)系統(tǒng)。 論文首先介紹了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識。然后介紹了幾種常見的相位調(diào)制解調(diào)方式，重點是QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法。 論文重點介紹了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實現(xiàn)。首先，在在MATLAB環(huán)境下對系統(tǒng)里的每個子模塊完成了功能仿真，并取得滿意的仿真結(jié)果；其次，在QDPSK調(diào)制解調(diào)系統(tǒng)功能仿真正確的基礎(chǔ)上，對每個模塊的功能編寫C++算法，并且驗證了算法的正確性和可實現(xiàn)性；最后，在altera公司的FPGA開發(fā)平臺Quartus Ⅱ 6.0上，采用Verilog硬件描述語言對QDPSK調(diào)制解調(diào)系統(tǒng)實現(xiàn)了時序仿真和綜合仿真。
標(biāo)簽： QDPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時間： 2013-07-21
上傳用戶：moonkoo7
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間： 2013-06-10
上傳用戶：01010101
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個方面，詳細闡述了系統(tǒng)的設(shè)計思想和實現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設(shè)計和程序設(shè)計。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時序信號。同時應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標(biāo)準(zhǔn)信號及電木的導(dǎo)熱系數(shù)，以驗證測試系統(tǒng)的可靠信與準(zhǔn)確性。
標(biāo)簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實現(xiàn)的，這種回波抵消器在系統(tǒng)實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實時的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標(biāo)是如何在FPGA芯片上實現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實現(xiàn)方法，并利用硬件描述語言Verilog HDL實現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對設(shè)計進行了大量的主、客測試，各項測試結(jié)果均達到或優(yōu)于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
