<dl id="hxjfd"></dl>
本手冊頁內(nèi)容摘自GNU C編譯器的完整文檔,僅限于解釋選項(xiàng)的含義. 除非有人自愿維護(hù),否則本手冊頁不再更新.如果發(fā)現(xiàn)手冊頁和軟件之間有所矛盾,請查對Info文件, Info文件是權(quán)威文檔
上傳時間： 2014-01-09
上傳用戶：金宜
本手冊頁內(nèi)容摘自GNU C編譯器的完整文檔,僅限于解釋選項(xiàng)的含義. 除非有人自愿維護(hù),否則本手冊頁不再更新.如果發(fā)現(xiàn)手冊頁和軟件之間有所矛盾,請查對Info文件, Info文件是權(quán)威文檔
上傳時間： 2014-02-26
上傳用戶：zsjzc
一位大俠寫的ARM7DTMI模擬器,功能強(qiáng)大,可以模擬按鍵,彩色液晶,觸摸屏,中斷,異常等ARM7內(nèi)核模塊和外設(shè),其中包含了bootloader代碼,可以用ADS直接編譯,是您沒有ARM硬件條件下學(xué)習(xí)ARM的最好實(shí)驗(yàn)環(huán)境.
標(biāo)簽： bootloader ARM7DTMI ARM7 ADS
上傳時間： 2015-09-15
上傳用戶：franktu
nandflash的驅(qū)動,帶有測試程序,可以單獨(dú)運(yùn)行.當(dāng)然是在有硬件的情況下.
標(biāo)簽： nandflash 驅(qū)動 測試程序 運(yùn)行
上傳時間： 2013-12-22
上傳用戶：xuanchangri
針對立宇泰公司arm2410 開發(fā)板的硬件測試代碼，包括了所有的資源
上傳時間： 2014-01-22
上傳用戶：fhzm5658
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡單的可編程單脈沖發(fā)生器 9.1.1 由系統(tǒng)功能描述時序關(guān)系 9.1.2 流程圖的設(shè)計 9.1.3 系統(tǒng)功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細(xì)描述及仿真 9.1.6 功能模塊Verilog-HDL描述的模塊化方法 9.1.7 輸入檢測模塊的詳細(xì)描述及仿真 9.1.8 計數(shù)模塊的詳細(xì)描述 9.1.9 可編程單脈沖發(fā)生器的系統(tǒng)仿真 9.1.10 可編程單脈沖發(fā)生器的硬件實(shí)現(xiàn) 9.1.11 關(guān)于電路設(shè)計中常用的幾個有關(guān)名詞
標(biāo)簽： Verilog-HDL 9.1 功能描述
上傳時間： 2015-09-16
上傳用戶：chfanjiang
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設(shè)計的思路與流程 9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環(huán)語句的使用方法 9.2.7 二進(jìn)制數(shù)轉(zhuǎn)換BCD碼的硬件實(shí)現(xiàn) 9.2.8 可編程單脈沖發(fā)生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發(fā)生器的硬件實(shí)現(xiàn) 9.2.10 編譯指令-"文件包含"處理的使用方法
標(biāo)簽： Verilog-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計數(shù)與顯示 9.3.1 脈沖計數(shù)器的工作原理 9.3.2 計數(shù)模塊的設(shè)計與實(shí)現(xiàn) 9.3.3 parameter的使用方法 9.3.4 repeat循環(huán)語句的使用方法 9.3.5 系統(tǒng)函數(shù)$random的使用方法 9.3.6 脈沖計數(shù)器的Verilog-HDL描述 9.3.7 特定脈沖序列的發(fā)生 9.3.8 脈沖計數(shù)器的硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL parameter 9.3 硬件電路
上傳時間： 2013-12-14
上傳用戶：jeffery
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設(shè)計與實(shí)現(xiàn) 9.4.4 while循環(huán)語句的使用方法 9.4.5 門控信號發(fā)生模塊的設(shè)計與實(shí)現(xiàn) 9.4.6 頻率計的Verilog-HDL描述 9.4.7 頻率計的硬件實(shí)現(xiàn)
標(biāo)簽： Verilog-HDL 9.4 脈沖 頻率
上傳時間： 2013-12-01
上傳用戶：frank1234
基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設(shè)計與實(shí)現(xiàn) 9.5.4 forever循環(huán)語句的使用方法 9.5.5 disable禁止語句的使用方法 9.5.6 時標(biāo)信號發(fā)生模塊的設(shè)計與實(shí)現(xiàn) 9.5.7 周期計的Verilog-HDL描述 9.5.8 周期計的硬件實(shí)現(xiàn) 9.5.9 周期測量模塊的設(shè)計與實(shí)現(xiàn)之二 9.5.10 改進(jìn)型周期計的Verilog-HDL描述 9.5.11 改進(jìn)型周期計的硬件實(shí)現(xiàn) 9.5.12 兩種周期計的對比
標(biāo)簽： Verilog-HDL 周期 9.5 脈沖
上傳時間： 2015-09-16
上傳用戶：皇族傳媒
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
