精品欧美一区二区久久,色婷婷av一区二区三区久久,一区二区三区中文免费

硬件結(jié)(jié)構(gòu)(gòu)

圖像處理算法研究及硬件設(shè)計(jì)

隨著圖像分辨率的越來(lái)越高，軟件實(shí)現(xiàn)的圖像處理無(wú)法滿足實(shí)時(shí)性的需求；同時(shí)FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國(guó)內(nèi)外的一個(gè)熱門領(lǐng)域。本文在FPGA平臺(tái)上，用Verilog HDL實(shí)現(xiàn)了一個(gè)研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計(jì)算單元，存儲(chǔ)器模塊和通信適配模塊五個(gè)部分。其中的計(jì)算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計(jì)算模塊實(shí)現(xiàn)了一個(gè)可添加、移出接口，不同的算法設(shè)計(jì)只要符合該接口就可以方便的加入到模塊架構(gòu)中來(lái)進(jìn)行調(diào)試和運(yùn)行。在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計(jì)方法及優(yōu)化策略，通過(guò)性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時(shí)間上比軟件處理有了很大的提高；通過(guò)結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時(shí)為進(jìn)一步的研究提供了更加便利的平臺(tái)。整個(gè)設(shè)計(jì)都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開(kāi)發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺(tái)上實(shí)現(xiàn)。在軟件仿真過(guò)程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時(shí)圖像處理系統(tǒng)有著積極的作用。

標(biāo)簽： 圖像處理算法研究硬件設(shè)計(jì)

上傳時(shí)間： 2013-05-30

上傳用戶：水瓶kmoon5
硬件測(cè)試資料

\培訓(xùn)資料\射頻硬件知識(shí)\硬件測(cè)試技術(shù)似懂非懂

標(biāo)簽： 硬件測(cè)試

上傳時(shí)間： 2013-08-05

上傳用戶：Wwill
基于FPGA的遺傳算法硬件實(shí)現(xiàn)研究

遺傳算法是基于自然選擇的一種魯棒性很強(qiáng)的解決問(wèn)題方法。遺傳算法已經(jīng)成功地應(yīng)用于許多難優(yōu)化問(wèn)題，現(xiàn)已成為尋求滿意解的最佳工具之一。然而，較慢的運(yùn)行速度也制約了其在一些實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。利用硬件實(shí)現(xiàn)遺傳算法能夠充分發(fā)揮硬件的并行性和流水線的特點(diǎn)，從而在很大程度上提高算法的運(yùn)行速度。本文對(duì)遺傳算法進(jìn)行了理論介紹和分析，結(jié)合硬件自身的特點(diǎn)，選用了適合硬件化的遺傳算子，設(shè)計(jì)了標(biāo)準(zhǔn)遺傳算法硬件框架；為了進(jìn)一步利用硬件自身的并行特性，同時(shí)提高算法的綜合性能，本文還對(duì)現(xiàn)有的一些遺傳算法的并行模型進(jìn)行了研究，討論了其各自的優(yōu)缺點(diǎn)及研究現(xiàn)狀，并在此基礎(chǔ)上提出一種適合硬件實(shí)現(xiàn)的粗粒度并行遺傳算法。我們構(gòu)建的基于FPGA構(gòu)架的標(biāo)準(zhǔn)遺傳算法硬件框架，包括初始化群體、適應(yīng)度計(jì)算、選擇、交叉、變異、群體存儲(chǔ)和控制等功能模塊。文中詳細(xì)分析了各模塊的功能和端口連接，并利用硬件描述語(yǔ)言編寫源代碼實(shí)現(xiàn)各模塊功能。經(jīng)過(guò)功能仿真、綜合、布局布線、時(shí)序仿真和下載等一系列步驟，實(shí)現(xiàn)在Altera的Cyclone系列FPGA上。并且用它嘗試解決一些函數(shù)的優(yōu)化問(wèn)題，給出了實(shí)驗(yàn)結(jié)果。這些硬件模塊可以被進(jìn)一步綜合映射到ASIC或做成IP核方便其他研究者調(diào)用。最后，本文對(duì)硬件遺傳算法及其在函數(shù)優(yōu)化中的一些尚待解決的問(wèn)題進(jìn)行了討論，并對(duì)本課題未來(lái)的研究進(jìn)行了展望。

標(biāo)簽： FPGA 算法硬件實(shí)現(xiàn)研究

上傳時(shí)間： 2013-07-22

上傳用戶：誰(shuí)偷了我的麥兜
車牌識(shí)別系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)

隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開(kāi)發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開(kāi)發(fā)。 (2) 在軟件開(kāi)發(fā)方面：完成Philips公司的SAA7113H的配置代碼開(kāi)發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開(kāi)發(fā)。該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。目前，嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開(kāi)發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。

標(biāo)簽： 車牌識(shí)別系統(tǒng) 硬件設(shè)計(jì)

上傳時(shí)間： 2013-07-30

上傳用戶：gdgzhym
\2812硬件設(shè)計(jì)指南

\2812硬件設(shè)計(jì)指南\2812硬件設(shè)計(jì)指南\2812硬件設(shè)計(jì)指南

標(biāo)簽： 2812 硬件設(shè)計(jì)指南

上傳時(shí)間： 2013-04-24

上傳用戶：rockjablew
Atmel8051微處理器硬件手冊(cè)

[Atmel 8051 Microcontrollers Hardware Manual]Atmel公司的8051微處理器的硬件手冊(cè)，分兩個(gè)部分，第一部分詳細(xì)描述了51核單片機(jī)匯編指令系統(tǒng)，第二部分描述片上硬件特性。對(duì)于初學(xué)者是個(gè)很好的參考。

標(biāo)簽： Atmel 8051 微處理器硬件手冊(cè)

上傳時(shí)間： 2013-06-16

上傳用戶：gaome
基于FPGA的遺傳算法的硬件實(shí)現(xiàn)

遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問(wèn)題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，可以使用FPGA作為硬件平臺(tái)，設(shè)計(jì)數(shù)字系統(tǒng)完成遺傳算法。和軟件實(shí)現(xiàn)相比，硬件實(shí)現(xiàn)盡管在實(shí)時(shí)性和并行性方面具有很大優(yōu)勢(shì)，但同時(shí)會(huì)導(dǎo)致系統(tǒng)的靈活性不足、通用性不強(qiáng)。本文針對(duì)上述矛盾，使用基于功能的模塊化思想，將基于FPGA的遺傳算法硬件平臺(tái)劃分成兩類模塊：系統(tǒng)功能模塊和算子功能模塊。針對(duì)不同問(wèn)題，可以在保持系統(tǒng)功能模塊不變的前提下，選擇不同的遺傳算子功能模塊完成所需要的優(yōu)化運(yùn)算。本文基于Xilinx公司的Virtex5系列FPGA平臺(tái)，使用VerilogHDL語(yǔ)言實(shí)現(xiàn)了偽隨機(jī)數(shù)發(fā)生模塊、隨機(jī)數(shù)接口模塊、存儲(chǔ)器接口/控制模塊和系統(tǒng)控制模塊等系統(tǒng)功能模塊，以及基本位交叉算子模塊、PMX交叉算子模塊、基本位變異算子模塊、交換變異算子模塊和逆轉(zhuǎn)變異算子模塊等遺傳算法功能模塊，構(gòu)建了系統(tǒng)功能構(gòu)架和遺傳算子庫(kù)。該設(shè)計(jì)方法不僅使遺傳算法平臺(tái)在解決問(wèn)題時(shí)具有更高的靈活性和通用性，而且維持了系統(tǒng)架構(gòu)的穩(wěn)定。本文設(shè)計(jì)了多峰值、不連續(xù)、不可導(dǎo)函數(shù)的極值問(wèn)題和16座城市的旅行商問(wèn)題 (TSP)對(duì)遺傳算法硬件平臺(tái)進(jìn)行了測(cè)試。根據(jù)測(cè)試結(jié)果，該硬件平臺(tái)表現(xiàn)良好，所求取的最優(yōu)解誤差均在1％以內(nèi)。相對(duì)于軟件實(shí)現(xiàn)，該系統(tǒng)在求解一些復(fù)雜問(wèn)題時(shí)，速度可以提高2個(gè)數(shù)量級(jí)。最后，本文使用FPGA實(shí)現(xiàn)了粗粒度并行遺傳算法模型，并用于 TSP問(wèn)題的求解。將硬件平臺(tái)的運(yùn)行速度在上述基礎(chǔ)上提高了近1倍，取得了顯著的效果。關(guān)鍵詞：遺傳算法，硬件實(shí)現(xiàn)，并行設(shè)計(jì)，F(xiàn)PGA，TSP

標(biāo)簽： FPGA 算法硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-06-15

上傳用戶：hakim
自適應(yīng)環(huán)路濾波器的硬件設(shè)計(jì)

基于H.264的自適應(yīng)環(huán)路濾波器的硬件設(shè)計(jì)與FPGA驗(yàn)證

標(biāo)簽： 環(huán)路濾波器硬件設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：372825274
ChenMobius通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)

自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。

標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-07-24

上傳用戶：xaijhqx
硬件測(cè)試報(bào)告

硬件測(cè)試報(bào)告,做硬件的朋友可以看看. 硬件測(cè)試報(bào)告,做硬件的朋友可以看看.

標(biāo)簽： 硬件測(cè)試報(bào)告

上傳時(shí)間： 2013-07-29

上傳用戶：fanboynet