Actel SmartFusion智能混合信號(hào)FPGA在單個(gè)器件中整合了已經(jīng)獲驗(yàn)證且高度靈活的ProASIC?3 FPGA架構(gòu)、先進(jìn)的混合信號(hào)功能以及一個(gè)ARM? Cortex?-M3硬核處理器。SmartFusion能夠?yàn)榍度胧较到y(tǒng)設(shè)計(jì)人員提供了多達(dá)50萬(wàn)門(mén)用戶邏輯、13.8 Kb的通用FPGA RAM、眾多系統(tǒng)外設(shè)和可編程模擬電路，以及一個(gè)包含了100 MHz Cortex-M3處理器(64 Kb SRAM 和 512 Kb閃存)的微控制器子系統(tǒng)(MSS)。
標(biāo)簽： SmartFusion Actel FPGA 智能混合
上傳時(shí)間： 2013-04-24
上傳用戶：00.00
本項(xiàng)目完成的是基于中國(guó)“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國(guó)家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺(tái)。對(duì)于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對(duì)時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號(hào)幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等，體現(xiàn)了國(guó)標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國(guó)內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國(guó)數(shù)字電視地面廣播傳輸國(guó)家標(biāo)準(zhǔn)的頒布背景。并對(duì)國(guó)標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)進(jìn)行了簡(jiǎn)要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì)，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn)，包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對(duì)整個(gè)系統(tǒng)的級(jí)連調(diào)試過(guò)程中，對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國(guó)標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國(guó)標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號(hào)星座映射、符號(hào)交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號(hào)成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級(jí)連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。
上傳時(shí)間： 2013-04-24
上傳用戶：zzbbqq99n
本文論述了嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)，介紹了TCP/IP協(xié)議棧的原理，以及硬線實(shí)現(xiàn)TCP/IP協(xié)議棧的意義和應(yīng)用。 第一章為緒論，介紹論文研究的目的、內(nèi)容、意義和國(guó)內(nèi)外研究發(fā)展的現(xiàn)狀。 第二章介紹FPGA設(shè)計(jì)的流程和Verilog HDL設(shè)計(jì)語(yǔ)言。著重介紹了FPGA的代碼輸入、編譯、綜合、仿真和下載等等步驟，并且介紹了FPGA設(shè)計(jì)中使用到的EDA軟件。介紹了Verilog HDL語(yǔ)言的起源，以及Verilog HDL語(yǔ)言的優(yōu)缺點(diǎn)，并與VHDL語(yǔ)言進(jìn)行了簡(jiǎn)單的比較。 第三章介紹嵌入式系統(tǒng)要實(shí)現(xiàn)的經(jīng)過(guò)剪裁的TCP/IP協(xié)議棧的內(nèi)容。著重介紹了要實(shí)現(xiàn)的TCP/IP協(xié)議棧的子協(xié)議，包括TCP協(xié)議、UDP協(xié)議、IP協(xié)議、ARP協(xié)議、ICMP協(xié)議。在介紹這些協(xié)議的時(shí)候，介紹了這些協(xié)議的工作原理，以及這些協(xié)議要用到的報(bào)文的格式。 第四章介紹實(shí)現(xiàn)剪裁的TCP/IP協(xié)議棧的實(shí)現(xiàn)，具體介紹的經(jīng)過(guò)剪裁的TCP/IP各個(gè)模塊的設(shè)計(jì)工作。這個(gè)部分著重介紹各個(gè)模塊的設(shè)計(jì)方法，實(shí)現(xiàn)各個(gè)模塊的過(guò)程。在設(shè)計(jì)完這些模塊后，對(duì)這些模塊的仿真進(jìn)行了仿真。 第五章是全文的總結(jié)，概括了作者在這次畢業(yè)設(shè)計(jì)中的主要工作和課題的意義，同時(shí)指出了進(jìn)一步工作的方向和需要解決的問(wèn)題。
上傳時(shí)間： 2013-07-04
上傳用戶：leesuper
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來(lái)越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開(kāi)始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來(lái)慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過(guò)程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開(kāi)發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無(wú)交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：tedo811
本文對(duì)嵌入硬核的FPGA布線通道寬度分布和改進(jìn)FPGA布局算法進(jìn)行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構(gòu)，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過(guò)修改VPR工具的源代碼，使平臺(tái)適用于具有嵌入硬核的FPGA架構(gòu)，利用MCNC基準(zhǔn)電路來(lái)測(cè)試這四種架構(gòu)的性能。實(shí)驗(yàn)結(jié)果表明：在以網(wǎng)線平均長(zhǎng)度作為指標(biāo)的測(cè)試中，通道寬度均勻分布的架構(gòu)具有更短的布線長(zhǎng)度、更優(yōu)的性能。
上傳時(shí)間： 2013-06-01
上傳用戶：JGR2013
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤(pán)陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤(pán)陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-07-07
上傳用戶：yzhl1988
本文介紹了一種利用MCS一51單片機(jī)技術(shù)研制的對(duì)鋼筋張力及拉伸長(zhǎng)度進(jìn)行測(cè)量的系統(tǒng) 并對(duì)該系統(tǒng)的功能、硬軟件實(shí)現(xiàn)進(jìn)行了詳細(xì)的介紹。工程實(shí)踐表明：該系統(tǒng)測(cè)量準(zhǔn)確、可靠、方便，能夠在實(shí)際工程中加以推廣應(yīng)用。
標(biāo)簽： MCS 51單片機(jī) 預(yù)應(yīng)力 張拉儀
上傳時(shí)間： 2013-04-24
上傳用戶：shwjl
本項(xiàng)目完成的是中國(guó)地面數(shù)字電視融合方案發(fā)端系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。采用Stratix系列的EP1S80F1020C5FPGA為基礎(chǔ)構(gòu)建了主硬件處理平臺(tái)。系統(tǒng)中能量擴(kuò)散、LDPC編碼、符號(hào)交織、星座映射、同步PN頭插入、3780點(diǎn)IFFTOFDM調(diào)制以及信號(hào)成形4倍插值滾降濾波器等都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。本文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀，融合方案發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識(shí)。第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA的融合方案發(fā)端系統(tǒng)除LDPC編碼部分的各個(gè)模塊的具體實(shí)現(xiàn)，并對(duì)級(jí)連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。第四章簡(jiǎn)要介紹了與融合方案發(fā)端系統(tǒng)結(jié)構(gòu)類似的一個(gè)窄帶LDPC解碼-誤碼測(cè)試實(shí)驗(yàn)平臺(tái)發(fā)端的FPGA設(shè)計(jì)，并對(duì)該測(cè)試平臺(tái)的性能進(jìn)行了分析驗(yàn)證。我在項(xiàng)目中完成的工作主要有： 1.閱讀相關(guān)文獻(xiàn)資料，了解中國(guó)地面數(shù)字電視融合方案的整體結(jié)構(gòu)和原理。 2.制定了整個(gè)發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架以及各模塊的接口定義。 3.完成了3780點(diǎn)IFFTOFDM的FPGA設(shè)計(jì)和驗(yàn)證。 4.完成了4倍插值169階滾降濾波器的算法改進(jìn)和FPGA設(shè)計(jì)與驗(yàn)證。 5.完成了整個(gè)融合方案系統(tǒng)的功能仿真、分析和驗(yàn)證。 6.完成了窄帶LDPC解碼-誤碼測(cè)試實(shí)驗(yàn)平臺(tái)發(fā)端的FPGA設(shè)計(jì)以及仿真、驗(yàn)證。
標(biāo)簽： FPGA 地面數(shù)字電視 仿真 方案
上傳時(shí)間： 2013-07-05
上傳用戶：qq521
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門(mén)的概念。NiosⅡ是Altera公司開(kāi)發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤(pán)和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開(kāi)發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-07
上傳用戶：kikye
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
