亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

硬盤(pán)鎖

  • 基于ARM和uClinux的紙幣識別系統實時性改進

    現階段,中國的自動售貨行業蓬勃發展。作為自動服務的核心部件,基于單片機的紙幣識別系統已經越來越不能滿足市場需求。 本文對基于uClinux操作系統和S3C4510B的紙幣識別系統的各個方面進行了研究。研究表明,紙幣識別系統要求能滿足硬實時性,但uClinux操作系統的實時性不強。由于uClinux功能強大,免費且資源豐富,如能成功改進本紙幣識別系統的實時性,紙幣識別系統將在成本,性能和功能性等方面有更大的優勢,所以對實時性進行改進將非常有意義。 在本紙幣識別系統中,紙幣特征采集子系統對實時性要求很高,需要滿足硬實時的要求,所以是否能滿足該子系統的實時性的要求,將是本紙幣識別系統能否很好工作的關鍵所在。通過對當前多種uClinux實時性改進方案進行了解和研究,參考了RTAI和RTLinux的工作原理,提出了基于uClinux操作系統和S3C4510B的紙幣識別系統的實時性改進方案。紙幣特征采集子系統主要依靠碼盤光耦產生的反饋信號生成硬件中斷,然后通過處理該中斷,實現對紙幣特征的采集。在本文提出的方案中,為了提高系統對硬件中斷的反應速度,避開uClinux對中斷的慢處理,在操作系統與硬件之間建立了一個特殊的硬件抽象層來管理中斷,并將紙幣特征采集功能與操作系統剝離,放入一個單獨的處理單元。通過這樣的處理,使得中斷產生時,硬件抽象層暫停uClinux操作系統的運行,直接將中斷交由紙幣特征采集處理單元處理,實時的完成紙幣特征數據的采集。

    標簽: uClinux ARM 識別系統 實時性

    上傳時間: 2013-05-24

    上傳用戶:shenlan

  • 短波電臺擴頻—自適應天線抗干擾系統的設計及FPGA實現

    自適應天線技術、擴頻技術是提高通信系統抗干擾能力的有效手段.本課題短波電臺擴頻-自適應天線抗干擾系統的目的是將自適應天線技術與擴頻技術結合起來,使短波通信系統具有對抗各種干擾的性能,保證在惡劣的電磁環境中實現正常通信.本文主要工作如下:·研究了強干擾環境下的PN碼同步,給出了設計中關鍵指標的選取原則;·分析了參考信號提取的原理,提出了適合于本課題的設計方案;·給出了擴頻偽隨機碼PN1、導引信號偽隨機碼PN2的選取方法;·基于FPGA,給出了系統設計中PN碼同步,參考信號提取的具體實現.

    標簽: FPGA 短波電臺 擴頻 天線抗干擾

    上傳時間: 2013-04-24

    上傳用戶:zzbbqq99n

  • 指紋識別算法的研究及基于FPGA的硬件實現

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發展的高技術之一,根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數據結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本,同時提升系統的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統,然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統,提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證,實現了指紋采集芯片FPS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢,具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現

    上傳時間: 2013-07-28

    上傳用戶:hxy200501

  • 基于FPGA的8位增強型CPU設計與驗證

    隨著信息技術的發展,系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現,對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上,按照至頂向下的模塊化的高層次設計流程,對8位CPU進行了頂層功能和結構的定義與劃分,并逐步細化了各個層次的模塊設計,建立了具有CPU及定時器,中斷,串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器,中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期,執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線;在Synplify pro綜合工具中完成了綜合;使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展,加入高速DI,DO以及SPI接口,增強了8位處理器的功能,可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令,在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核,可讀性好,易于擴展使用,易于升級,比較有實用價值。本設計通過FPGA驗證。

    標簽: FPGA CPU 8位 增強型

    上傳時間: 2013-04-24

    上傳用戶:jlyaccounts

  • 基于ARM的嵌入式閃存文件系統與FLASH驅動的研究與實踐

    本文以一個PDA項目為依托,在項目中,主要是開發該設備的軟件。其工作包括:上層應用程序的開發、引導程序的編寫、Linux操作系統的移植和各種外設驅動程序的編寫以及文件系統的改進。 本文首先分析了Linux操作系統的虛擬文件系統、高速緩沖區、MTD以及驅動程序模塊。接著,本文分析了JFFS2文件系統的不足,以及在大容量閃存設備中掛載速度過慢的原因。然后,本文結合JFFS2文件系統在開發過程中所出現的各種問題,以及在大容量閃存芯片上進行掛載時的性能要求,對JFFS2文件系統作了一些實際的改進。文中的創新性貢獻包括以下幾個方面: (1)在掃描一個擦除塊之前,首先把擦除塊中的所有內容讀進內存。然后,在內存中進行所有的判斷操作以及拷貝,這樣就可以減少I/O操作。另外,由于所有的拷貝操作都在內存中進行,所以掛載速度就可以有所提升。 (2)通過加入“空閑區域管理節點”對閃存中的空閑區域進行管理。這樣,在掃描的過程中,一旦發現該節點就可以跳過它所描述的空閑區域,從而加快掛載的速度。 (3)在掃描的階段中對有效數據實體進行硬鏈接數的計算,因此,臨時目錄節點就不需要創建了,這樣也免除了臨時目錄的刪除步驟,所以對掛載速度也有明顯的提高。 最后,基于以上的研究與改進,結合本項目的實際要求,對大容量閃存設備的JFFS2文件系統的掛載過程進行了改進的實踐。

    標簽: FLASH ARM 嵌入式閃存 實踐

    上傳時間: 2013-07-26

    上傳用戶:damozhi

  • 基于ARM和CPLD的可擴展嵌入式系統設計

    進入20世紀90年代后,隨著全球信息化、智能化、網絡化的發展,嵌入式系統技術獲得了前所未有的發展空間。 嵌入式系統的最大特點之_是其所具有的目的性或針對性,即每一套嵌入式系統的開發設計都有其特殊的應用場合與特定功能,這也是嵌入式系統與通剛的計算機系統最主要的區別。由于嵌入式系統是為特定的目的而設計的,且常常受到體積、成本、功能、處理能力等各種條件的限制。因此,如果可以最大限度地提高應用系統硬件上和軟件上的靈活性,就可以用最低的成本,最少的時間,快速的完成功能的轉換。 本課題的目的在于提出并設計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統平臺,并完成了系統的硬件設計和PCI(Peripheral Component Interconnect)橋的固件設計。設計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發了系統的硬件部分。在整個硬件開發環節中,充分采用高速PCB(Printed Circuit Board)的設計原則,并進行全面的電路仿真試驗,保證了硬件系統的高度可靠性。本系統承襲了ARM7系列處理器高性能、低功耗、低成本的優點,并充分考慮到用戶的需要,擴展了多種常用的外部設備接口以及藍牙無線接口等,為將米各種可能的應用提供了完善的硬件基礎。概括總結起來本文具體工作如下: 1.完全自主設計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統應用開發平臺。基于該硬件平臺,可以實現許多基于ARM架構處理器的嵌入式應剛而無需對硬什系統作出大的改變,如多協議轉換器、CAN(Control Area Network)總線網關、以太網關、各種工業控制應用等。并在具體的設計實踐中,總結出了嵌入式系統硬件平臺的設計原則及設計方法。 2.完成了基于CPLD的PCI橋接芯片的同什設計,在ARM硬件平臺上成功擴展了PCI設備,成功解決了ARM處理器和PCI從設備之間通訊的問題。 3.完成了對所開發的嵌入式系統硬件平臺的測試工作,完成了基于AT89C51的PCI測試卡軟硬件設計。基于此測試卡,可以實現對系統中的PCI通訊功能進行有效測試,以保證整個硬件系統正常、高效、穩定地運行。本系統的設計完成,使其可以作為嵌入式應用的二次開發或實驗平臺,用于工業產品開發及高校相關專業的實踐教學。

    標簽: CPLD ARM 擴展 嵌入式系統設計

    上傳時間: 2013-05-22

    上傳用戶:sztfjm

  • OFDMMIMO系統接收機關鍵技術研究與FPGA實現

    近年來,移動通信技術在全球范圍內得到了迅猛的發展及應用,各種全新的無線通信概念層出不窮、各種新的體制及其關鍵技術日新月異。由于正交頻分復用(OFDM)技術可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落,多入多出(MIMO)利用多個天線實現多發多收,在不增加帶寬和發送功率的情況下,可以成倍提高信道容量,因此OFDM-MIMO技術被廣泛認為是后三代通信系統(B3G)的關鍵技術,是當今移動通信領域研究的熱點。 本文對OFDM-MIMO通信系統接收機的關鍵技術--數字下變頻,OFDM同步、解調進行了相關研究,在多天線接收板的XC2VP70-5FF1704芯片上,完成了數字下變頻,OFDM同步和解調的FPGA設計與實現。通過功能仿真、時序仿真、板級電路測試,驗證了該設計的正確性。 本文首先介紹了OFDM基本原理以其特點,然后對同步技術和數字下變頻技術作了相應的介紹。同步是OFDM系統設計中的一項關鍵技術,即是針對系統中存在的時間偏差、頻率偏差進行定時恢復、頻偏的估計與補償,來減少各種同步偏差對系統性能的影響。數字下變頻是軟件無線電的核心技術之一,其基本功能是從高速中頻數字信號中提取所需的窄帶信號,將其下變頻為基帶信號,降低數據率,以供后續DSP器件作進一步處理。 在數字下變頻器的設計和實現方面,本文先介紹了數字下變頻器的原理和基本結構,然后根據系統要求對其進行了設計,并在實現上作了一些簡化,節約了硬件資源。 在對時間同步的設計和實現方面,本文采用了利用PN序列進行時間同步的算法。在實現上根據系統實際情況將數據分為四路分別與本地PN碼做滑動相關運算,更有效的利用了同步數據,達到了更好的同步性能。 在OFDM的頻率同步的設計和實現方面,本文采用重復的PN碼兩兩相關來估計頻偏值,并聯合一個二階負反饋環路進行補償。該算法利用環路自身噪聲帶寬抑制噪聲,提高頻率估計精度,并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎上對其進行了FPGA設計與實現。

    標簽: OFDMMIMO FPGA 接收機

    上傳時間: 2013-04-24

    上傳用戶:heminhao

  • 基于FPGA的CDMA基站基帶系統

    移動通信是目前通信技術中發展最快的領域之一,CDMA技術憑借其良好的抗噪性、保密性和低功率等優勢成為第三代移動通信的關鍵技術。目前大規模可編程邏輯器件FPGA為CDMA移動通信系統的設計提供了新的技術手段。 本文在深入分析CDMA通信系統的原理和特點的基礎上,提出了CDMA基站基帶系統的總體設計方案,論述了CDMA基站基帶系統前向鏈路和反向鏈路中各個信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統的各個模塊進行了基于FPGA的建模和設計,取得了一些有價值的階段性成果。這些對CDMA移動通信系統進行深入探索、研究和設計,具有一定的學術意義和應用價值。

    標簽: FPGA CDMA 基站 基帶系統

    上傳時間: 2013-04-24

    上傳用戶:daguda

  • 基于FPGA的DMBT信道調制的設計研究

    隨著科技的發展和社會的進步,數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機,研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準,確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業,不僅可以滿足廣大人民群眾日益增長的物質、文化要求,還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上,首先對系統的調制系統進行了設計規劃,然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真,并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪,考慮到實現的有效性,不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能,綜合利用了三種算法優勢,考慮了算法的復雜度、運算的速度、資源的消耗,設計出一種新的算法,進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數在實現中比較苛刻,所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器,其阻帶衰減達到了46.9dB,完全符合標準的要求;利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計,并進行了設計優化,顯著降低了濾波器的運算量,大大節約了實現該濾波器所需的乘法器資源。

    標簽: FPGA DMBT 信道 調制

    上傳時間: 2013-06-28

    上傳用戶:camelcamel690

  • 半導體基礎知識的flash動畫

    PN結 單向導電性 本征激發 JFET的外部特性 三極管特性曲線等

    標簽: flash 半導體 動畫 基礎知識

    上傳時間: 2013-07-30

    上傳用戶:liber

主站蜘蛛池模板: 三台县| 清丰县| 美姑县| 米脂县| 武陟县| 衡山县| 三原县| 图们市| 静安区| 维西| 木兰县| 石林| 赣州市| 汶上县| 民乐县| 安吉县| 德化县| 潼关县| 汶上县| 金塔县| 大连市| 民县| 抚顺县| 阜阳市| 始兴县| 孝义市| 永丰县| 五河县| 博乐市| 分宜县| 舞阳县| 迁西县| 襄垣县| 即墨市| 弋阳县| 六安市| 益阳市| 卢湾区| 诸暨市| 苍南县| 射洪县|