現(xiàn)階段，中國的自動售貨行業(yè)蓬勃發(fā)展。作為自動服務(wù)的核心部件，基于單片機(jī)的紙幣識別系統(tǒng)已經(jīng)越來越不能滿足市場需求。 本文對基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的各個方面進(jìn)行了研究。研究表明，紙幣識別系統(tǒng)要求能滿足硬實(shí)時性，但uClinux操作系統(tǒng)的實(shí)時性不強(qiáng)。由于uClinux功能強(qiáng)大，免費(fèi)且資源豐富，如能成功改進(jìn)本紙幣識別系統(tǒng)的實(shí)時性，紙幣識別系統(tǒng)將在成本，性能和功能性等方面有更大的優(yōu)勢，所以對實(shí)時性進(jìn)行改進(jìn)將非常有意義。 在本紙幣識別系統(tǒng)中，紙幣特征采集子系統(tǒng)對實(shí)時性要求很高，需要滿足硬實(shí)時的要求，所以是否能滿足該子系統(tǒng)的實(shí)時性的要求，將是本紙幣識別系統(tǒng)能否很好工作的關(guān)鍵所在。通過對當(dāng)前多種uClinux實(shí)時性改進(jìn)方案進(jìn)行了解和研究，參考了RTAI和RTLinux的工作原理，提出了基于uClinux操作系統(tǒng)和S3C4510B的紙幣識別系統(tǒng)的實(shí)時性改進(jìn)方案。紙幣特征采集子系統(tǒng)主要依靠碼盤光耦產(chǎn)生的反饋信號生成硬件中斷，然后通過處理該中斷，實(shí)現(xiàn)對紙幣特征的采集。在本文提出的方案中，為了提高系統(tǒng)對硬件中斷的反應(yīng)速度，避開uClinux對中斷的慢處理，在操作系統(tǒng)與硬件之間建立了一個特殊的硬件抽象層來管理中斷，并將紙幣特征采集功能與操作系統(tǒng)剝離，放入一個單獨(dú)的處理單元。通過這樣的處理，使得中斷產(chǎn)生時，硬件抽象層暫停uClinux操作系統(tǒng)的運(yùn)行，直接將中斷交由紙幣特征采集處理單元處理，實(shí)時的完成紙幣特征數(shù)據(jù)的采集。
標(biāo)簽： uClinux ARM 識別系統(tǒng) 實(shí)時性
上傳時間： 2013-05-24
上傳用戶：shenlan
自適應(yīng)天線技術(shù)、擴(kuò)頻技術(shù)是提高通信系統(tǒng)抗干擾能力的有效手段.本課題短波電臺擴(kuò)頻-自適應(yīng)天線抗干擾系統(tǒng)的目的是將自適應(yīng)天線技術(shù)與擴(kuò)頻技術(shù)結(jié)合起來,使短波通信系統(tǒng)具有對抗各種干擾的性能,保證在惡劣的電磁環(huán)境中實(shí)現(xiàn)正常通信.本文主要工作如下:·研究了強(qiáng)干擾環(huán)境下的PN碼同步,給出了設(shè)計中關(guān)鍵指標(biāo)的選取原則;·分析了參考信號提取的原理,提出了適合于本課題的設(shè)計方案;·給出了擴(kuò)頻偽隨機(jī)碼PN1、導(dǎo)引信號偽隨機(jī)碼PN2的選取方法;·基于FPGA,給出了系統(tǒng)設(shè)計中PN碼同步,參考信號提取的具體實(shí)現(xiàn).
標(biāo)簽： FPGA 短波電臺 擴(kuò)頻 天線抗干擾
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
隨著圖像處理和模式識別技術(shù)的進(jìn)步，基于生物特征的識別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對生物特征市場的統(tǒng)計和預(yù)測，該領(lǐng)域的收入的年增長率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場的需求。目前指紋識別技術(shù)是生物識別領(lǐng)域中應(yīng)用最廣泛的識別技術(shù)，也是研究與應(yīng)用的一個熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統(tǒng)對速度的要求。 本文對指紋識別技術(shù)中各個環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識別算法，并提出了一種基于FPGA的指紋識別系統(tǒng)硬件設(shè)計方案。 論文的內(nèi)容主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識別算法。實(shí)驗結(jié)果表明該算法速度快、誤識率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件，設(shè)計了一個便攜式指紋識別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計方案。 3、利用NiosⅡ開發(fā)板對硬件設(shè)計方案進(jìn)行了初步的驗證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗結(jié)果表明本文所提出的系統(tǒng)設(shè)計方案是可行的。基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢，具有廣闊的發(fā)展空間。最后提出了對這一設(shè)計繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識別 法的研究 硬件實(shí)現(xiàn)
上傳時間： 2013-07-28
上傳用戶：hxy200501
隨著信息技術(shù)的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對SoC設(shè)計作了初步研究。 在對Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計流程，對8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個層次的模塊設(shè)計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個層次模塊的設(shè)計規(guī)劃。利用組合電路與時序電路相結(jié)合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機(jī)器周期對應(yīng)一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個模塊的設(shè)計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進(jìn)行了完整的功能仿真和時序仿真。 設(shè)計了一個通用的擴(kuò)展接口控制器對原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級和擴(kuò)展。 本設(shè)計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級，比較有實(shí)用價值。本設(shè)計通過FPGA驗證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
本文以一個PDA項目為依托,在項目中,主要是開發(fā)該設(shè)備的軟件。其工作包括：上層應(yīng)用程序的開發(fā)、引導(dǎo)程序的編寫、Linux操作系統(tǒng)的移植和各種外設(shè)驅(qū)動程序的編寫以及文件系統(tǒng)的改進(jìn)。 本文首先分析了Linux操作系統(tǒng)的虛擬文件系統(tǒng)、高速緩沖區(qū)、MTD以及驅(qū)動程序模塊。接著,本文分析了JFFS2文件系統(tǒng)的不足,以及在大容量閃存設(shè)備中掛載速度過慢的原因。然后,本文結(jié)合JFFS2文件系統(tǒng)在開發(fā)過程中所出現(xiàn)的各種問題,以及在大容量閃存芯片上進(jìn)行掛載時的性能要求,對JFFS2文件系統(tǒng)作了一些實(shí)際的改進(jìn)。文中的創(chuàng)新性貢獻(xiàn)包括以下幾個方面： (1)在掃描一個擦除塊之前,首先把擦除塊中的所有內(nèi)容讀進(jìn)內(nèi)存。然后,在內(nèi)存中進(jìn)行所有的判斷操作以及拷貝,這樣就可以減少I/O操作。另外,由于所有的拷貝操作都在內(nèi)存中進(jìn)行,所以掛載速度就可以有所提升。 (2)通過加入“空閑區(qū)域管理節(jié)點(diǎn)”對閃存中的空閑區(qū)域進(jìn)行管理。這樣,在掃描的過程中,一旦發(fā)現(xiàn)該節(jié)點(diǎn)就可以跳過它所描述的空閑區(qū)域,從而加快掛載的速度。 (3)在掃描的階段中對有效數(shù)據(jù)實(shí)體進(jìn)行硬鏈接數(shù)的計算,因此,臨時目錄節(jié)點(diǎn)就不需要創(chuàng)建了,這樣也免除了臨時目錄的刪除步驟,所以對掛載速度也有明顯的提高。 最后,基于以上的研究與改進(jìn),結(jié)合本項目的實(shí)際要求,對大容量閃存設(shè)備的JFFS2文件系統(tǒng)的掛載過程進(jìn)行了改進(jìn)的實(shí)踐。
標(biāo)簽： FLASH ARM 嵌入式閃存 實(shí)踐
上傳時間： 2013-07-26
上傳用戶：damozhi
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設(shè)計和PCI(Peripheral Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計原則，并進(jìn)行全面的電路仿真試驗，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下： 1．完全自主設(shè)計了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計，在ARM硬件平臺上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設(shè)計。基于此測試卡，可以實(shí)現(xiàn)對系統(tǒng)中的PCI通訊功能進(jìn)行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計完成，使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒炂脚_，用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計
上傳時間： 2013-05-22
上傳用戶：sztfjm
近年來，移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實(shí)現(xiàn)多發(fā)多收，在不增加帶寬和發(fā)送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術(shù)被廣泛認(rèn)為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù)，是當(dāng)今移動通信領(lǐng)域研究的熱點(diǎn)。 本文對OFDM-MIMO通信系統(tǒng)接收機(jī)的關(guān)鍵技術(shù)--數(shù)字下變頻，OFDM同步、解調(diào)進(jìn)行了相關(guān)研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數(shù)字下變頻，OFDM同步和解調(diào)的FPGA設(shè)計與實(shí)現(xiàn)。通過功能仿真、時序仿真、板級電路測試，驗證了該設(shè)計的正確性。 本文首先介紹了OFDM基本原理以其特點(diǎn)，然后對同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計中的一項關(guān)鍵技術(shù)，即是針對系統(tǒng)中存在的時間偏差、頻率偏差進(jìn)行定時恢復(fù)、頻偏的估計與補(bǔ)償，來減少各種同步偏差對系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一，其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進(jìn)一步處理。 在數(shù)字下變頻器的設(shè)計和實(shí)現(xiàn)方面，本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)要求對其進(jìn)行了設(shè)計，并在實(shí)現(xiàn)上作了一些簡化，節(jié)約了硬件資源。 在對時間同步的設(shè)計和實(shí)現(xiàn)方面，本文采用了利用PN序列進(jìn)行時間同步的算法。在實(shí)現(xiàn)上根據(jù)系統(tǒng)實(shí)際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動相關(guān)運(yùn)算，更有效的利用了同步數(shù)據(jù)，達(dá)到了更好的同步性能。 在OFDM的頻率同步的設(shè)計和實(shí)現(xiàn)方面，本文采用重復(fù)的PN碼兩兩相關(guān)來估計頻偏值，并聯(lián)合一個二階負(fù)反饋環(huán)路進(jìn)行補(bǔ)償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負(fù)反饋擴(kuò)大頻偏估計范圍。本文在對算法的詳細(xì)研究分析的基礎(chǔ)上對其進(jìn)行了FPGA設(shè)計與實(shí)現(xiàn)。
標(biāo)簽： OFDMMIMO FPGA 接收機(jī)
上傳時間： 2013-04-24
上傳用戶：heminhao
移動通信是目前通信技術(shù)中發(fā)展最快的領(lǐng)域之一，CDMA技術(shù)憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關(guān)鍵技術(shù)。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動通信系統(tǒng)的設(shè)計提供了新的技術(shù)手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點(diǎn)的基礎(chǔ)上，提出了CDMA基站基帶系統(tǒng)的總體設(shè)計方案，論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個信號處理模塊的工作原理，對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調(diào)制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個模塊進(jìn)行了基于FPGA的建模和設(shè)計，取得了一些有價值的階段性成果。這些對CDMA移動通信系統(tǒng)進(jìn)行深入探索、研究和設(shè)計，具有一定的學(xué)術(shù)意義和應(yīng)用價值。
標(biāo)簽： FPGA CDMA 基站 基帶系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：daguda
隨著科技的發(fā)展和社會的進(jìn)步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī)，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn)，確立了中國自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求，還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標(biāo)準(zhǔn)的基礎(chǔ)上，首先對系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計規(guī)劃，然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實(shí)現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能，綜合利用了三種算法優(yōu)勢，考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗，設(shè)計出一種新的算法，進(jìn)行了Matlab驗證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻，所以是設(shè)計的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計了169階數(shù)字濾波器，其阻帶衰減達(dá)到了46.9dB，完全符合標(biāo)準(zhǔn)的要求；利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計，并進(jìn)行了設(shè)計優(yōu)化，顯著降低了濾波器的運(yùn)算量，大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。
標(biāo)簽： FPGA DMBT 信道 調(diào)制
上傳時間： 2013-06-28
上傳用戶：camelcamel690
PN結(jié) 單向?qū)щ娦?本征激發(fā) JFET的外部特性 三極管特性曲線等
標(biāo)簽： flash 半導(dǎo)體 動畫 基礎(chǔ)知識
上傳時間： 2013-07-30
上傳用戶：liber
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
