JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳時間： 2016-01-18
上傳用戶：agent
Nios入門實驗程序問題整理 好不容易搜集起來的啊 動手才是硬道理
標簽： Nios 實驗 程序
上傳時間： 2016-01-21
上傳用戶：13517191407
(Channel Estimation in OFDM Systems)正交分頻多工系統中的各種通道估測技術
標簽： Estimation Channel Systems OFDM
上傳時間： 2016-01-22
上傳用戶：nanfeicui
Channel Estimation Techniques Based on Pilot Arrangement in OFDM Systems(OFDM系統的一個通道估測方法)
標簽： OFDM Arrangement Estimation Techniques
上傳時間： 2013-12-20
上傳用戶：luke5347
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳用戶：zhuyibin
以 parallel port 連接硬體電路，達成周邊控制。
標簽： parallel port 連接 電路
上傳時間： 2013-12-27
上傳用戶：zhliu007
ACDSEE9.0版的序號產生器 經過測試 可以使用
標簽： ACDSEE 9.0
上傳時間： 2016-01-28
上傳用戶：三人用菜
S3C2410官方釋出的自我測試程式,測試項目包括Power,LCD,UART,Timer,Flash...共99種,內含Image檔可以直接燒錄到板子上使用.
標簽： S3C2410 Power Flash Image
上傳時間： 2014-08-17
上傳用戶：思琦琦
第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯 第七章 有限狀態機和可綜合風格的Verilog HDL
標簽： Verilog HDL 數字信號處理 基本概念
上傳時間： 2016-02-08
上傳用戶：ardager
這是一個采用中斷方式的信號采集程序。它采用硬中斷方式共有48路信號輸入通道，可以采集電壓信號。0MA-10MA的電流信號
標簽： 中斷方式 信號采集 信號輸入 程序
上傳時間： 2013-12-16
上傳用戶：zhyiroy
蟲蟲下載站版權所有 京ICP備2021023401號-1
