Android音頻實(shí)時(shí)傳輸與播放， 實(shí)現(xiàn)音頻的硬編碼和實(shí)時(shí)播放。
標(biāo)簽： Android 音頻 實(shí)時(shí)傳輸 播放
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2013-08-20
上傳用戶：lchjng
隨著Java開源技術(shù)的不斷進(jìn)步，以及企業(yè)需求的日益增長，在辦公自動(dòng)化領(lǐng)域，特別是對(duì)于業(yè)務(wù)流程的實(shí)現(xiàn)，其開發(fā)形態(tài)已經(jīng)發(fā)生了巨大的變化，傳統(tǒng)的硬編碼開發(fā)業(yè)務(wù)流程方式已經(jīng)不再適應(yīng)高效的開發(fā)過程以及企業(yè)靈活多變的業(yè)務(wù)需求。隨著工作流技術(shù)的不斷發(fā)展，基于工作流引擎的工作流開發(fā)方式從根本上解決了傳統(tǒng)開發(fā)過程中的各種弊端，各種工作流產(chǎn)品開始廣泛應(yīng)用于實(shí)際項(xiàng)目。在軟件項(xiàng)目中，通過引入開源工作流產(chǎn)品并對(duì)其進(jìn)行修改和完善，可以提高軟件開發(fā)周期以及軟件產(chǎn)品的靈活性，從而提高軟件企業(yè)的效率和競(jìng)爭力。
標(biāo)簽： JBPM 工作流引擎 中的應(yīng)用
上傳時(shí)間： 2013-10-20
上傳用戶：cepsypeng
為去除腦電信號(hào)采集過程中存在的噪聲信號(hào)，提出了基于小波閾值去噪的腦電信號(hào)去噪。以小波閾值降噪為基礎(chǔ)，首先利用db4小波對(duì)腦電信號(hào)進(jìn)行5尺度分解，然后采用軟、硬閾值與小波重構(gòu)的算法進(jìn)行去噪。通過對(duì)MIT腦電數(shù)據(jù)庫中的腦電信號(hào)進(jìn)行仿真，結(jié)果表明，采用軟閾值方法有效去除了噪聲，提高了腦電信號(hào)的信噪比。
上傳時(shí)間： 2014-12-23
上傳用戶：如果你也聽說
Dongle泛指任何能插到電腦上的小型硬體，PC TV dongle則是用來在PC上觀看電視節(jié)目所用的擴(kuò)充裝置。一般來說，依照採用的電視訊號(hào)規(guī)格，PC TV dongle可區(qū)分成兩大類：若使用的訊源為數(shù)位訊號(hào)，則屬於數(shù)位PC TV dongle；若使用的是類比訊號(hào)，則屬於類比PC TV dongle。全球各地皆有不同的採納階段，且推行的廣播標(biāo)準(zhǔn)也不盡相同。
上傳時(shí)間： 2013-12-12
上傳用戶：lifangyuan12
任何雷達(dá)接收器所接收到的回波(echo)訊號(hào)，都會(huì)包含目標(biāo)回波和背景雜波。雷達(dá)系統(tǒng)的縱向解析度和橫向解析度必須夠高，才能在充滿背景雜波的環(huán)境中偵測(cè)到目標(biāo)。傳統(tǒng)上都會(huì)使用短週期脈衝波和寬頻FM 脈衝來達(dá)到上述目的。
標(biāo)簽： 步進(jìn)頻率 模擬 雷達(dá)系統(tǒng) 測(cè)試
上傳時(shí)間： 2014-12-23
上傳用戶：zhqzal1014
為了模擬圖像分類任務(wù)中待分類目標(biāo)的可能分布，使特征采樣點(diǎn)盡可能集中于目標(biāo)區(qū)域，基于Yang的有偏采樣算法提出了一種改進(jìn)的有偏采樣算法。原算法將目標(biāo)基于區(qū)域特征出現(xiàn)的概率和顯著圖結(jié)合起來，計(jì)算用于特征采樣的概率分布圖，使用硬編碼方式對(duì)區(qū)域特征進(jìn)行編碼，導(dǎo)致量化誤差較大。改進(jìn)的算法使用局部約束性編碼代替硬編碼，并且使用更為精確的后驗(yàn)概率計(jì)算方式以及空間金字塔框架，改善了算法性能。在PASCAL VOC 2007和2010兩個(gè)數(shù)據(jù)集上進(jìn)行實(shí)驗(yàn)，平均精度比隨機(jī)選取的特征采樣方法能夠提高約0.5%，驗(yàn)證了算法的有效性。
上傳時(shí)間： 2013-10-24
上傳用戶：wawjj
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
經(jīng)由改變外部閘極電阻(gate resistors)或增加一個(gè)跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌?duì)EMI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個(gè)有著單組輸出+12V/4.1A及初級(jí)側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導(dǎo)性及輻射性EMI測(cè)試。
上傳時(shí)間： 2014-09-08
上傳用戶：swing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
